专利名称：隧穿氧化层的制作方法及快闪存储器的制作方法
技术领域：
本发明涉及半导体器件制作工艺，尤其是一种隧穿氧化层(tunnel oxide) 的制作方法及含有所述隧穿氧化层的快闪存储器的制作方法。
背景技术：
快闪存储器是一类非易失性存储器，即使在供电电源关闭后仍能保持片 内信息；在系统电可擦除和可重复编程，而不需要特殊的高电压；快闪存储 器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域， 包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪 器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数 字相机、数字录音机和个人数字助理。快闪存储器， 一般是被设计成具有堆栈式栅极(Stack-Gate)结构，此结 构包括隧穿氧化层、用来储存电荷的多晶硅浮置栅极、氧化硅/氮化硅/氧化硅 (Oxide-Nitride-Oxide, ONO )结构的栅间介电层以及用来控制数据存取的多 晶》圭控制4册极。现有快闪存储器的制作过程如图1至图4所示。参考图1,提供包含隔离 区102及位于隔离区102之间的有源区104的半导体衬底100;然后，于有源 区104的半导体衬底100上形成隧穿氧化层106，隧穿氧化层106的材质是氧 化硅。传统形成隧穿氧化层106的工艺是热氧化法，在高温环境下，将半导体衬 底100暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的隧穿氧化 层106的厚度都在几十埃左右。如图2所示，在隧穿氧化层106上形成第一导电层108,所述第一导电层108的材质例如是掺杂多晶硅，其形成的方法例如是低压化学气相沉积法(LPCVD),以硅甲烷为气体源沉积一层多晶硅层后，再进行掺杂植入制作工 艺，上述的沉积工艺的温度为575°C~650°C ,压力约0.3Torr 0.6Torr(lTorr=133.32Pa);接着，于第一导电层108上形成栅间介电层116,此栅间 介电层116的材质例如是氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(ONO);因快闪存储器要求与浮置栅极接触的氧化硅层须具备良好的电性， 以避免在正常电压下，发生用来储存电荷的浮置栅极发生漏电或是过早电崩 溃的问题；以栅间介电层116的材质是氧化硅/氮化硅/氧化硅为例，以低压化 学气相沉积法(LPCVD)形成一层均匀的氧化硅层110,接着以低压化学气 相沉积法在氧化硅层110上形成氮化硅层112，然后再以低压化学气相沉积法 形成另一层氧化硅层114。然后，用化学气相沉积法在栅间介电层116之上形成第二导电层118,第 二导电层118的材质例如是掺杂复晶硅与金属硅化物；用化学气相沉积法在 第二导电层118上形成顶盖层120,所述顶盖层120的材料为氮化硅。如图3所示，在顶盖层120上形成光阻层(未示出)，经过曝光、显影工 艺，定义栅极图形；以光阻层为掩膜，蚀刻顶盖层120和第二导电层118,形 成控制栅极118a;继续以光阻层为掩模蚀刻栅间介电层116、第一导电层108 及隧穿氧化层106，形成浮置栅极108a;由顶盖层120、控制栅极118a、栅间 介电层116、浮置栅极108a及隧穿氧化层106构成堆栈4册极结构。请参照图4，灰化去除光阻层；以堆栈栅极结构为掩^t,向堆栈栅^l结构 两侧的有源区104的半导体衬底100内注入离子，形成源才及/漏才及122;然后， 与堆栈栅极结构两侧形成间隙壁124;最后进行后续金属连线过程，形成快闪 存储器。在如下申请号为200410033268的中国专利申请中，还可以发现更多与上 述技术方案相关的信息，该专利申请中也是用炉管氧化法形成隧穿氧化层。现有的快闪存储器的制造方法中，形成隧穿氧化层时，通常使用炉管热 氧化法，由于炉管热氧化法是氧气分子或水分子与半导体衬底表面的硅反应， 反应能力较弱，并且在隔离区边缘的半导体衬底呈圓弧形的，因此造成隧穿氧化层的中间部分比边缘部分厚，如图5所示，用透射电子显微镜(Transmission Electron Microscope, TEM)观察用炉管热氧化法形成的隧穿氧化层的中间部 分厚度H为104埃，而边缘部分厚度H，为73埃，相差31埃，进而会造成后续加 压时边缘部分容易被击穿。为了解决上述问题，采用原位蒸汽产生(in-situ steam generation, ISSG) 氧化法。由于氧原子与半导体衬底表面的硅反应，反应能力强，形成的隧穿 氧化层致密，保型性好，因此，隧穿氧化层的中间部分和边缘部分的厚度接 近。如图6所示，用透射电子显微镜观察用原位蒸汽产生氧化法形成的遂穿 氧化层中间部分和边缘部分的厚度相差0埃~5埃，图中隧穿氧化层中间部分 的厚度L为97埃，边缘部分的厚度L'为94埃，相差3埃。然而，原位蒸汽产生氧化法形成的隧穿氧化层虽然保型性好，但是半导 体衬底中的硅与隧穿氧化层中的氧化硅界面的悬挂键较多，进而产生界面陷 阱。当在半导体衬底加电压把浮置栅极里的电荷擦除时，由于在半导体衬底 中的硅与隧穿氧化层中的氧化硅界面有界面陷阱，而造成浮置栅极里的电荷 在经过半导体衬底中的硅与隧穿氧化层中的氧化硅界面时被界面陷阱陷住， 无法顺利地擦除。因此，用原位蒸汽产生氧化法形成的隧穿氧化层擦除速率 比较慢。发明内容本发明解决的问题是提供一种隧穿氧化层的制作方法及快闪存储器的制 作方法，防止隧穿氧化层擦除速率比较慢。为解决上述问题，本发明提供一种隧穿氧化层的制作方法，包括下列步骤用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；对隧穿氧化层 进行退火。可选的，所述原位蒸汽产生氧化法所需的压力为3Torr 15Torr,温度为 900°C~1100°C,时间为10秒 100秒。所述原位蒸汽产生氧化法所需的气体是 H2和02。所述H2和02的比例为3/10~1/1 。所述H2的流量为3SLM 20SLM, 02的流量为3SLM 20SLM。可选的，所述退火方式为炉管退火。退火温度为900°C~1100°C,退火时 间为10分钟~200分钟。退火所需的气体为N2。所述N2流量为3SLM 20SLM。可选的，所述隧穿氧化层的厚度为30埃 150埃。本发明提供一种快闪存储器的制作方法，包括下列步骤用原位蒸汽产 生氧化法在半导体衬底上形成隧穿氧化层；对隧穿氧化层进行退火；于退火 后的隧穿氧化层上依次形成控制栅极和浮置栅极；于栅极两侧的半导体衬底 内形成源极/漏极；进行金属连线，形成快闪存储器。可选的，形成控制栅极和浮置栅极的步骤还包括于隧穿氧化层上依次 形成第一导电层、栅间介电层、第二导电层和顶盖层；于顶盖层上形成图案 化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介 电层、第一导电层和隧穿氧化层，形成控制栅极和浮置栅极。本发明提供一种隧穿氧化层的制作方法，包括下列步骤用原位蒸汽产 生氧化法在半导体衬底上形成隧穿氧化层；于隧穿氧化层上依次形成控制栅 极和浮置栅极；在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火。可选的，所述原位蒸汽产生氧化法所需的压力为3Torr 15Torr,温度为 900°C~1100°C，时间为10秒 100秒。所述原位蒸汽产生氧化法所需的气体是 H2和02。所述H2和02的比例为3/10~1/1 。所述H2的流量为3SLM 20SLM, 02的流量为3SLM 20SLM。可选的，所述退火方式为炉管退火。退火温度为900°C 1100°C,退火时间为10分钟~200分钟。退火所需的气体为N2。所述N2流量为3SLM 20SLM。 可选的，所述隧穿氧化层的厚度为30埃 150埃。可选的，形成控制栅极和浮置栅极的步骤还包括于隧穿氧化层上依次 形成第一导电层、栅间介电层、第二导电层和顶盖层；于顶盖层上形成图案 化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介 电层、第一导电层和隧穿氧化层，形成控制栅极和浮置栅极。本发明提供一种快闪存储器的制作方法，包括下列步骤用原位蒸汽产 生氧化法在半导体衬底上形成隧穿氧化层；于隧穿氧化层上依次形成控制栅 极和浮置栅极；在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火；于 栅极两侧的半导体衬底内形成源极/漏极；进行金属连线，形成快闪存储器。可选的，形成控制栅极和浮置栅极的步骤还包括于隧穿氧化层上依次 形成第一导电层、栅间介电层、第二导电层和顶盖层；于顶盖层上形成图案 化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介 电层、第一导电层和隧穿氧化层，形成控制栅极和浮置栅极。与现有技术相比，上述方案具有以下优点用原位蒸汽产生氧化法在半 导体衬底上形成隧穿氧化层，然后在隧穿氧化层上形成控制栅极和浮置栅极 之前或之后，对隧穿氧化层进行退火，使隧穿氧化层中的氧化硅与半导体衬 底界面附近的硅的悬挂键终结，进而达到提高隧穿氧化层擦除速率。
图1至图4是现有制作快闪存储器的示意图；图5是现有用炉管热氧化法形成隧穿氧化层的透射电子显微镜图；图6是现有用原位蒸汽产生氧化法形成隧穿氧化层的透射电子显微镜图；图7是本发明形成隧穿氧化层的第一实施例流程图；图8是本发明形成快闪存储器的第一实施例流程图；图9至图14是本发明制作快闪存储器的第一实施例示意图； 图15是本发明形成隧穿氧化层的第二实施例流程图； 图16是本发明形成快闪存储器的第二实施例流程图； 图17至图22是本发明制作快闪存储器的第二实施例示意图。
具体实施方式
本发明用原位蒸汽产生氧化法在半导体村底上形成隧穿氧化层，然后在 隧穿氧化层上形成控制栅极和浮置栅极之前或之后，对隧穿氧化层进行退火， 使隧穿氧化层中的氧化硅与半导体衬底界面附近的硅的悬挂键终结，进而达 到提高隧穿氧化层擦除速率。下面结合附图对本发明的具体实施方式
做详细的说明。实施例一图7是本发明形成隧穿氧化层的第一实施例流程图。如图7所示，执行 步骤S101,用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；执行步 骤S102,对隧穿氧化层进行退火。图8是本发明形成快闪存储器的第一实施例流程图。如图8所示，执行 步骤S301，用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；执行步 骤S302,对隧穿氧化层进行退火；执行步骤S303,于退火后的隧穿氧化层上 依次形成控制栅极和浮置栅极；执行步骤S304,于栅极两侧的半导体村底内 形成源极/漏极；执行步骤S305,进行金属连线，形成快闪存储器。图9至图14是本发明制作快闪存储器的实施例示意图。如图9所示，提 供包含隔离区202及位于隔离区202之间的有源区204的半导体衬底200;接 着，在有源区204的半导体村底200上用原位蒸汽产生氧化法形成隧穿氧化 层206;将带有隧穿氧化层206的半导体衬底200放入炉管205内，对隧穿氧化层206进行退火，使隧穿氧化层206中的氧化硅与半导体衬底200界面附 近的硅的悬挂键终结。本实施例中，所述原位蒸汽产生氧化法所需的压力为3Torr 15Torr,具体 例如3Torr、5Torr、8Torr、10Torr、12Torr或15Torr等；所需温度为900。C 1100。C ， 具体温度例如900°C、 950°C、 1000°C、 1050。C或IIO(TC等；氧化时间为10 秒 100秒，具体时间为10秒、20秒、30秒、40秒、50秒、60秒、70秒、 80秒、90秒或100秒等。所述原位蒸汽产生氧化法所需的气体是112和02。所述H2: 02=3: 10~10: 10,具体例如H2: 02=3: 10、 H2: 02=4: 10、 H2: 02=5: 10、 H2: 02=6: 10、 H2: 02=7: 10、 H2: 02=8: 10、 H2: 02=9: 10或H2: O2=10: 10等；所述 H2的流量为3SLM 20SLM,具体例如3SLM、5SLM、 10SLM、 15SLM或20SLM 等；02的流量为3SLM 20SLM,具体例如3SLM、 5SLM、 10SLM、 15SLM 或20SLM等。本实施例中，所述对隧穿氧化层206进行退火时，炉管内退火温度为 900。C 1100。C,具体温度例如900。C、 950°C、 1000°C、 1050。C或IIO(TC等; 退火时间为10分钟 200分钟，具体例如10分钟、20分钟、40分钟、60分 钟、80分钟、100分钟、120分钟、140分钟、160分钟、180分钟或200分 钟等；炉管退火所需的气体为N2，所述N2流量为3SLM 20SLM,具体例如 3SLM、 4SLM、 5SLM、 6SLM、 7SLM、 8SLM、 9SLM、 10SLM、 IISLM、 12SLM、 13SLM、 14SLM、 15SLM、 16SLM、 17SLM、 18SLM、 19SLM或 20SLM等。本实施例中，所述隧穿氧化层206的厚度为30埃~150埃，具体例如30 埃、50埃、70埃、90埃、100埃、110埃、130埃或150埃等。如图10所示，将带有隧穿氧化层206的半导体衬底200从炉管205中取 出；然后在隧穿氧化层206上形成第一导电层208,其材料例如是掺杂多晶硅，形成第一导电层208的方法例如是利用化学气相沉积法形成一层未摻杂多晶硅层后，进行离子掺杂步骤而形成；然后再于第一层电层208上形成栅间介 电层216,栅间介电层216的材料例如是氧化硅、氧化硅/氮化硅或氧化硅/氮 化硅/氧化硅(ONO)等，形成方法例如是低压化学气相沉积法；用化学气相 沉积法在栅间介电层216上形成第二导电层218,第二导电层218的材料例如 是掺杂多晶硅或金属硅化物；用化学气相沉积法在第二导电层218上形成顶同蚀刻选择性，例如氮化硅。本实施例中，第一导电层208的厚度为500埃~1500埃，具体例如500 埃、600埃、700埃、800埃、900埃、1000埃、1100埃、1200埃、1300埃、 1400埃或1500埃等。本实施例中，栅间介电层216的材料为氧化硅/氮化硅/氧化硅，其中第一 层氧化硅210的厚度为50埃~70埃，具体为50埃、60埃或70埃等，优选60 埃；氮化硅212的厚度为60埃 80埃，具体例如60埃、70埃或80埃等，优 选70埃；第二层氧化硅214的厚度为50埃 70埃，具体为50埃、60埃或70 埃等，优选60埃。第二导电层218的厚度为1500埃~2500埃，具体例如1500埃、1600埃、 1800埃、2000埃、2200埃、2400埃或2500埃等。本实施例中，顶盖层220的厚度为1000埃~2000埃，具体厚度为1000 埃、1200埃、1400埃、1500埃、1600埃、1800埃或2000埃等。请参照图11,用旋涂法在顶盖层220上形成第一光阻层(未图示)，经过 曝光显影工艺，定义栅极图形；以第一光阻层为掩模，蚀刻顶盖层220和第 二导电层218，将蚀刻后的第二导电层218作为控制4册才及218a;同时继续以 光阻层为掩模，蚀刻栅间介电层216、第一导电层208与隧穿氧化层206至露出半导体村底，将蚀刻后的第 一导电层208作为浮置栅极208a;由顶盖层220、 控制栅极218a、栅间介电层216、浮置栅极208a及隧穿氧化层206构成堆栈 栅极结构。接着，请参照图12,灰化去除第一光阻层；以堆栈栅极结构为掩模，向 堆栈栅极结构两侧的有源区204的半导体衬底200内注入离子，接着进行退 火工艺，形成源极221/漏极222;然后，于堆栈栅极结构两侧形成间隙壁224， 间隙壁224的形成步骤例如先形成一层绝缘层(未图示)，此绝缘层的材料为 蚀刻选择性与后续形成的内层介电层具有不同蚀刻选择性，例如氮化硅，然 后利用非等向性蚀刻法移除部分绝缘层，于堆栈栅极结构侧壁形成间隙壁 224。如图13所示，用化学气相沉积法在半导体衬底200及堆栈栅极结构上形 成层间介电层226，层间介电层226的材料可以是硼磷硅玻璃(BPSG)或磷 硅玻璃(PSG)等；在层间介电层226上旋涂第二光阻层(未图示)，经过曝 光及显影工艺后，定义接触孔图形，与漏极222对应；以第二光阻层为掩模， 蚀刻层间介电层226露出漏极222,形成接触孔；灰化法去除第二光阻层；沿 接触孔向半导体衬底200中注入离子，形成掺杂区227。金属层228,本实施例中，导电金属层228的材料为鴒；然后，用化学机械抛 光法平坦化导电金属层至露出层间介电层226,形成金属插塞；接着，再于金 属插塞和层间介电层226上形成导线层230,与金属插塞电性连接，导线230 的形成方法是层间介电层226及金属插塞上形成导电层(未图示)后，进行 微影蚀刻步骤而形成条状的导线230。 实施例二图15是本发明形成隧穿氧化层的第二实施例流程图。如图15所示，执 行步骤S201,用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；执行步骤S202,于隧穿氧化层上依次形成控制栅极和浮置栅极；执行步骤S203, 在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火。图16是本发明形成快闪存储器的第二实施例流程图。如图16所示，执 行步骤S401，用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；执行 步骤S402,于隧穿氧化层上依次形成控制栅极和浮置栅极；执行步骤S403, 在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火；执行步骤S404,于 栅极两侧的半导体衬底内形成源极/漏极；执行步骤S405,进行金属连线，形 成快闪存储器。图17至图22是本发明制作快闪存储器的第二实施例示意图。如图17所 示，提供包含隔离区302及位于隔离区302之间的有源区304的半导体衬底 300;接着，在有源区304的半导体衬底300上用原位蒸汽产生氧化法形成隧 穿氧化层306。本实施例中，所述原位蒸汽产生氧化法所需的压力为3Torr 15Torr,具体 例如3Torr、 4Torr、 5Torr、 6Torr、 7Torr、 8Torr、 9Torr、 10Torr、 11Torr、 12Torr、 13Torr、 14Torr或15Torr等；所需温度为900。C 1100。C ,具体温度例如900°C、 950°C、 1000°C、 1050。C或1100。C等；氧化时间为10秒~100秒，具体时间例 如10秒、20秒、30秒、40秒、50秒、60秒、70秒、80秒、90秒或100秒 等。所述原位蒸汽产生氧化法所需的气体是112和02。所述H2: 02=3: 10~10: 10,具体例如H2: 02=3: 10、 H2: 02=4: 10、 H2: 02=5: 10、 H2: 02=6: 10、 H2: 02=7: 10、 H2: 02=8: 10、 H2: 02=9: 10或H2: O2=10: 10等；所述 H2的流量为3SLM 20SLM,具体例如3SLM、 5SLM、 10SLM、 15SLM或20SLM 等；02的流量为3SLM 20SLM,具体例如3SLM、 5SLM、 10SLM、 15SLM 或20SLM等。本实施例中，所述隧穿氧化层306的厚度为30埃~150埃，具体例如30埃、50埃、70埃、90埃、100埃、110埃、130埃或150埃等。如图18所示，在隧穿氧化层306上形成第一导电层308,其材料例如是 掺杂多晶硅，形成第一导电层308的方法例如是利用化学气相沉积法形成一 层未掺杂多晶硅层后，进行离子掺杂步骤而形成；然后再于第一层电层308 上形成栅间介电层316，栅间介电层316的材料例如是氧化硅、氧化硅/氮化 硅或氧化硅/氮化硅/氧化硅(0N0 )等，形成方法例如是低压化学气相沉积法； 用化学气相沉积法在栅间介电层316上形成第二导电层318,第二导电层318 的材料例如是掺杂多晶硅或金属硅化物；用化学气相沉积法在第二导电层318 上形成顶盖层320,顶盖层320的材料具有蚀刻选择性与后续形成的内层介电 层具有不同蚀刻选择性，例如氮化硅。本实施例中，第一导电层308的厚度为500埃~1500埃，具体例如500 埃、600埃、700埃、800埃、900埃、1000埃、1100埃、1200埃、1300埃、 1400埃或1500埃等。本实施例中，栅间介电层316的材料为氧化硅/氮化硅/氧化硅，其中第一 层氧化硅310的厚度为50埃 70埃，具体为50埃、60埃或70埃等，优选60 埃；氮化硅312的厚度为60埃 80埃，具体例如60埃、70埃或80埃等，优 选70埃；第二层氧化硅314的厚度为50埃~70埃，具体为50埃、60埃或70 埃等，优选60埃。第二导电层318的厚度为1500埃 2500埃，具体例如1500埃、1600埃、 1800埃、2000埃、2200埃、2400埃或2500埃等。本实施例中，顶盖层320的厚度为1000埃~2000埃，具体厚度为1000 埃、1200埃、1400埃、1500埃、1600埃、1800埃或2000埃等。请参照图19,用旋涂法在顶盖层320上形成第一光阻层(未图示)，经过 曝光显影工艺，定义栅极图形；以第一光阻层为掩模，蚀刻顶盖层320和第二导电层318,将蚀刻后的第二导电层318作为控制栅极318a;同时继续以 光阻层为掩模，蚀刻栅间介电层316、第一导电层308与隧穿氧化层306至露 出半导体衬底，将蚀刻后的第一导电层308作为浮置栅极308a;由顶盖层320、 控制栅极318a、栅间介电层316、浮置栅极308a及隧穿氧化层306构成堆栈 栅极结构；灰化去除第一光阻层；然后，将带有各膜层的半导体衬底300放 入炉管305内，对隧穿氧化层306进行退火，使隧穿氧化层306中的氧化珪 与半导体衬底300界面附近的硅的悬挂键终结。本实施例中，所述对隧穿氧化层306进行退火时，炉管内退火温度为 900。C 1100。C,具体温度例如900。C、 950°C、 1000°C、 1050。C或1100。C等； 退火时间为10分钟 200分钟，具体例如10分钟、20分钟、40分钟、60分 钟、80分钟、100分钟、120分钟、140分钟、160分钟、180分钟或200分 钟等；炉管退火所需的气体为N2，所述N2流量为3SLM 20SLM,具体例如 3SLM、 4SLM、 5SLM、 6SLM、 7SLM、 8SLM、 9SLM、 IOSLM、 IISLM、 12SLM、 13SLM、 14SLM、 15SLM、 16SLM、 17SLM、 18SLM、 19SLM或 20SLM等。接着，请参照图20,将带有各膜层的半导体衬底300从炉管中取出；接 着，以堆栈栅极结构为掩模，向堆栈栅极结构两侧的有源区304的半导体衬 底300内注入离子，接着进行退火工艺，形成源极321/漏极322;然后，于堆 栈棚4及结构两侧形成间隙壁324,间隙壁324的形成步骤例如先形成一层绝》彖 层(未图示)，此绝缘层的材料为蚀刻选择性与后续形成的内层介电层具有不 同蚀刻选择性，例如氮化硅，然后利用非等向性蚀刻法移除部分绝缘层，于 堆栈冲册才及结构侧壁形成间隙壁324。如图21所示，用化学气相沉积法在半导体衬底300及堆栈栅极结构上形 成层间介电层326，层间介电层326的材料可以是硼磷硅玻璃(BPSG)或磷 硅玻璃(PSG)等；在层间介电层326上旋涂第二光阻层(未图示)，经过曝光及显影工艺后，定义接触孔图形，与漏极322对应；以第二光阻层为掩模， 蚀刻层间介电层326露出漏极322,形成接触孔；灰化法去除第二光阻层；沿 接触孔向半导体衬底300中注入离子，形成掺杂区327。如图22所示，用化学气相沉积法在层间介电层326及接触孔内形成导电 金属层328,本实施例中，导电金属层328的材料为钨；然后，用化学机械抛 光法平坦化导电金属层至露出层间介电层326,形成金属插塞；接着，再于金 属插塞和层间介电层326上形成导线层330,与金属插塞电性连接，导线330 的形成方法是层间介电层326及金属插塞上形成导电层(未图示)后，进行 微影蚀刻步骤而形成条状的导线330。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种隧穿氧化层的制作方法，其特征在于，包括下列步骤用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；对隧穿氧化层进行退火。
2. 根据权利要求1所述隧穿氧化层的制作方法，其特征在于所述原位蒸汽 产生氧化法所需的压力为3Torr 15Torr,温度为900。C 1100。C，时间为10 秒~100秒。
3. 根据权利要求2所述隧穿氧化层的制作方法，其特征在于所述原位蒸汽 产生氧化法所需的气体是H2和02。
4. 根据权利要求3所述隧穿氧化层的制作方法，其特征在于所述112和02 的比例为3/10-1/1。
5. 根据权利要求4所述隧穿氧化层的制作方法，其特征在于所述H2的流量 为3SLM 20SLM, 02的流量为3SLM 20SLM。
6. 根据权利要求1所述隧穿氧化层的制作方法，其特征在于所述退火方式 为炉管退火。
7. 根据权利要求6所述隧穿氧化层的制作方法，其特征在于退火温度为 900°C~1100°C,退火时间为10分钟~200分钟。
8. 根据权利要求7所述隧穿氧化层的制作方法，其特征在于退火所需的气 体为N2。
9. 根据权利要求8所述隧穿氧化层的制作方法，其特征在于所述N2流量为 3SLM 20SLM。
10. 根据权利要求1所述隧穿氧化层的制作方法，其特征在于所述隧穿氧化 层的厚度为30埃 150埃。
11. 一种快闪存储器的制作方法，其特征在于，包括下列步骤 用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；对隧穿氧化层进行退火；于退火后的隧穿氧化层上依次形成控制栅极和浮置栅极； 于栅极两侧的半导体衬底内形成源极/漏极； 进行金属连线，形成快闪存储器。
12. 根据权利要求11所述快闪存储器的制作方法，其特征在于形成控制栅极 和浮置栅极的步骤还包括于隧穿氧化层上依次形成第一导电层、栅间介电层、第二导电层和顶盖层； 于顶盖层上形成图案化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介电层、第一导电层和 隧穿氧化层，形成控制栅极和浮置栅极。
13. —种隧穿氧化层的制作方法，其特征在于，包括下列步骤 用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层； 于隧穿氧化层上依次形成控制栅极和浮置栅极；在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火。
14. 根据权利要求13所述隧穿氧化层的制作方法，其特征在于所述原位蒸汽 产生氧化法所需的压力为3Torr 15Torr,温度为900。C 1100。C ,时间为10 秒~100秒。
15. 根据权利要求14所述隧穿氧化层的制作方法，其特征在于所述原位蒸汽 产生氧化法所需的气体是112和02。
16. 根据权利要求15所述隧穿氧化层的制作方法，其特征在于所述112和02 的比例为3/10-1/1。
17. 根据权利要求16所述隧穿氧化层的制作方法，其特征在于所述H2的流 量为3SLM 20SLM, 02的流量为3SLM 20SLM。
18. 根据权利要求13所述隧穿氧化层的制作方法，其特征在于所述退火方式 为炉管退火。
19. 根据权利要求18所述隧穿氧化层的制作方法，其特征在于退火温度为 900°C 1100°C,退火时间为10分钟 200分钟。
20. 根据权利要求19所述隧穿氧化层的制作方法，其特征在于退火所需的气 体为N2。
21. 根据权利要求20所述隧穿氧化层的制作方法，其特征在于所述N2流量 为3SLM 20SLM。
22. 根据权利要求13所述隧穿氧化层的制作方法，其特征在于所述隧穿氧化 层的厚度为30埃 150埃。
23. 根据权利要求13所述隧穿氧化层的制作方法，其特征在于形成控制栅极 和浮置4册极的步骤还包括于隧穿氧化层上依次形成第一导电层、栅间介电层、第二导电层和顶盖层； 于顶盖层上形成图案化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介电层、第一导电层和 隧穿氧化层，形成控制栅极和浮置栅极。
24. —种快闪存储器的制作方法，其特征在于，包括下列步骤 用原位蒸汽产生氧化法在半导体村底上形成隧穿氧化层； 于隧穿氧化层上依次形成控制栅极和浮置栅极；在形成控制栅极和浮置栅极后，对隧穿氧化层进行退火； 于栅极两侧的半导体衬底内形成源极/漏极； 进行金属连线，形成快闪存储器。
25. 根据权利要求24所述快闪存储器的制作方法，其特征在于形成控制栅极 和浮置栅极的步骤还包括于隧穿氧化层上依次形成第一导电层、栅间介电层、第二导电层和顶盖层； 于顶盖层上形成图案化光阻层，定义栅极；以光阻层为掩模，蚀刻顶盖层、第二导电层、栅间介电层、第一导电层和隧穿氧化层，形成控制栅极和浮置栅极。
全文摘要
一种隧穿氧化层的制作方法，包括下列步骤用原位蒸汽产生氧化法在半导体衬底上形成隧穿氧化层；对隧穿氧化层进行退火。还提供一种快闪存储器的制作方法。本发明对隧穿氧化层进行退火，使隧穿氧化层中的氧化硅与半导体衬底界面附近的硅的悬挂键终结，进而达到提高隧穿氧化层擦除速率。
文档编号H01L21/8247GK101330013SQ200710042350
公开日2008年12月24日 申请日期2007年6月21日 优先权日2007年6月21日
发明者代培刚, 宋化龙, 静 林, 虞肖鹏 申请人:中芯国际集成电路制造(上海)有限公司