制作高张力薄膜的方法及机台的制作方法

专利名称：制作高张力薄膜的方法及机台的制作方法
技术领域：
本发明涉及一种高张力薄膜的制作方法，尤其涉及一种于一应变硅金属氧4t4勿半导体曰曰曰体管(strained-silicon metal-oxide-semiconductor transistor)上形成高张力薄膜的方法。
背景技术：
随着半导体工艺线宽缩小至65纳米(nm)以下，以及元件微型化的发展， 如何改善元件效能，提升金属氧化物半导体(MOS)晶体管元件的载流子迁移 率与驱动电流，已成为半导体产业中的一大课题。而为达到提升MOS晶体 管速度，目前业界是已发展出"应变硅(strained-silicon)技术"，并将其视为 提高晶体管速度的主要途径。应变硅技术的主要原理是使栅极下方，亦即 沟道区(channelregion)的硅晶格产生应变，降低电子移动时所受到的阻力， 使电荷在通过此应变的4册4及沟道时移动力增加。应变硅技术是大致分为两类，第一种是利用一高应力(high stress)薄膜 覆盖于MOS晶体管上来达成，例如多晶硅应力层(poly stressor)或接触洞蚀 刻停止层(contact etch stop layer,以下筒称CESL)等；另 一种则是直接利用 应变硅晶片作为基底或结合选择性外延成长(selective epitaxial growth, SEG) 工艺所进行元件的制作。其中，利用应力薄膜提升晶体管驱动电流的方法， 又可依据NMOS晶体管与PMOS晶体管特性需求的不同而分为利用一高 张应力薄膜(high tensile stress film)来提供一伸张应力，进而拉大NMOS晶 体管下方的半导体基底内的晶格排列，以期改善NMOS元件的驱动电流 (drive current)的方法,以及利用 一 高压应力薄膜(high compressive stress film) 来提供一压缩应力，进而挤压PMOS晶体管下方的半导体基底内的晶格排 列，以期改善PMOS元件的效能的方法。请参阅图1,图1是已知于NMOS晶体管表面制作一高张应力薄膜的 示意图。如图1所示，半导体基底IO上设置有一NMOS晶体管12，其包 括有一栅极结构，而栅极结构包括有一栅极氧化层14，与一位于栅极氧化层14上的栅极16。栅极16顶部是形成有一覆盖层(cap layer)18;而栅极结 构的侧壁则包括有一氧化物-氮化物-氧化物偏位间隙壁(ONO offset spacer) 20。此外，NMOS晶体管12另包括有一源极/漏极区域22;而环绕于NMOS 晶体管12的半导体基底10内设置有一浅沟隔离24。请继续参阅图l，NMOS 晶体管12的表面利用等离子体加强化学气相沉积方法(plasma-enhanced chemical vapor deposition， PECVD)形成一 由氮化珪或氧化石圭所组成的高张 应力薄膜26。一般而言，目前65纳米工艺对于高张应力薄膜26的伸张应力状态至 少要求1.5 GPa,而进入到45纳米工艺时，对其伸张应力状态的要求则到达 1.8 GPa以上。然而以目前等离子体加强化学气相沉积方法所得到的高张应 力薄膜26仅可得到1.5GPa。因此目前业界是于形成高张应力薄膜26后进 4亍一快速热处理工艺(Rapid Thermal Processing,以下简称RTP),利用 一 高 于100(TC的高温调整高张应力薄膜26的伸张应力状态。值得注意的是，由 于CESL工艺是于晶体管的栅极与源极/漏极表面已完成金属硅化层制作的 半导体基底上制作，需考虑金属硅化层的低热预算需求。为避免金属硅化 层毁损，需降低快速热处理工艺的温度，使得高张应力薄膜26调整后的伸 张应力状态低于目标值。也就是说，虽然RTP为一简便并可有效达到目标 伸张应力状态的方法，且施加于高张应力薄膜26后可获得较高应力值，但 该方法是受限于CESL工艺。除此之外，已知技术亦提供另一紫外线硬化工艺，用以调整高张力薄 膜26伸张应力，该方法是利用一紫外线光源照射高张力薄膜26,利用光子 打断高张力薄膜26中硅-氢(Si-H)键与氮化硅-氢(SiN-H)键。也就是说，靠着 移除高张应力薄膜26中的氢，紫外线硬化工艺是使高张应力薄膜26产生 一不可逆的伸张应力，拉大NMOS晶体管12下方的半导体基底10内的晶 格排列，而氢移除量越多，高张应力薄膜26的伸张应力也越高。然而紫外 线硬化工艺所需时间较长，且其效率及效果是受限于高张应力薄膜26的厚 度。发明内容因此，本发明于此提供一种制作高张力薄膜的方法与机台，尤指一种 于一应变硅金属氧化物半导体晶体管上形成高张力薄膜的方法与机台。根据本发明，提供一种制作多晶硅应力层(polystressor)的方法，该方法 包括有提供一表面形成有至少一晶体管的基底、于该基底表面形成一多晶 硅应力层、以及进行一紫外线暨快速热处理工艺(ultra violate rapid thermal process, UVRTP)以硬化该多晶硅应力层，并调整该多晶硅应力层的一伸张 应力。根据本发明，另提供一种制作接触洞蚀刻停止层(contact etch stop layer, CESL)的方法，包括有提供一表面包括有至少一栅极、至少一间隙壁以及一 源极/漏极区域的基底、于该基底上形成一金属层、进行一快速热退火工艺， 使该些金属层分别于漏极/源极区域上以及该栅极上形成一过渡金属硅化物 层(intergraded salicide layer)、于该基底表面形成一4妻触洞蚀刻4f止层、以及 进行一紫外线暨快速热处理工艺以硬化该接触洞蚀刻停止层，并调整该接 触洞蚀刻停止层的 一伸张应力。根据本发明，更提供一种制作高张力薄膜的方法，该方法包括有提供 一表面包括有至少一栅极结构、至少一间隙壁以及一源极/漏极区域的基底、 于该基底表面形成一第一高张力薄膜、进行一第一紫外线暨快速热处理工 艺(UVRTP)以硬化该第 一 高张力薄膜，同时调整该第 一 高张力薄膜的 一伸张 应力。待移除该第一高张力薄膜，于该基底上形成一金属层，并进行一快 速热退火工艺，使该些金属层分别漏极/源极区域上以及该栅极上形成一过 渡金属硅化物层。接下来于该基底表面形成一第二高张力薄膜，进行一第 二紫外线暨快速热处理工艺以硬化该第二高张力薄膜，并调整该第二高张 力薄膜的一伸张应力。另外，根据本发明，更提供一种紫外线暨快速热处理机台，其包括有 一反应腔室(chamber),用以容纳至少一半导体晶片、 一设于该反应腔室内， 用以承载该半导体晶片的承载座(holder)、以及一包括有一紫外线光源与一 热源的紫外线光源与加热装置。由于本发明所提供的制作高张力薄膜的方法是于形成高张力薄膜、多 晶硅应力层、或接触洞蚀刻停止层之后利用一紫外线暨快速热处理工艺调 整及硬化该膜层，同时结合光子的能量与热能来调整高张力薄膜的伸张应 力状态，故可在相对较短的工艺时间内或较低的温度下形成具高伸张应力 的薄膜，因此更适用于应变硅工艺与对温度较敏感的接触洞蚀刻停止层工 艺。此外，制作接触洞蚀刻停止层时，紫外线暨快速热处理工艺更可直接取代已知金属硅化物工艺中的第二次快速热处理工艺，故本发明更具有简 化工艺的功效。


图1为已知于NMOS晶体管表面制作一高张力薄膜的示意图。 图2至图4是本发明所提供的制作高张力薄膜的方法的一第一优选实 施例示意图。图5至图7是本发明所提供的制作高张力薄膜的方法的第二优选实施 例示意图。图8是本发明提供的一种紫外线暨快速热处理机台的优选实施例的示意图。图9至图IO是一紫外线光源与加热装置的优选实施例的示意图。 主要元件符号说明10、30、 50基底12、32、 52 晶体管14、34、 54栅极氧化层16、36、 56 栅极18、38覆盖层20、40、 60 间隙壁22、42、 62源4及/漏核^24、44、 64 浅沟隔离26高张力薄膜46多晶硅应力层66金属层68过渡金属硅化物层70接触洞蚀刻停止层72金属硅化物层100紫外线暨快速热处理机台102反应腔室104晶片106承载座108紫外线光源与加热3110快门元件112温度侦测装置114气体注入口116气体排出口120热源122紫外线光源具体实施方式
请参阅图2至图4，图2至图4是本发明所提供的制作高张力薄膜的方 法，例如制作一多晶硅薄膜的一第一优选实施例示意图。如图2所示，首 先提供一基底30，例如一硅晶片或一硅覆绝缘基底，基底30上包括至少一晶体管，如一 NMOS晶体管的栅极结构32。而栅极结构32包括有一栅极 介电层34，以及一位于栅极介电层34上的栅极36。栅极36顶部是形成有 一覆盖层(cap layer)38;而栅极结构32的侧壁则形成有一氧化物-氮化物-氧 化物偏位间隙壁(ONO offset spacer) 40。栅极介电层34可为一利用热氧化或 沉积等工艺所形成的氧化硅或氮硅化合物所构成；而覆盖层38则可由一用 以保护栅极36的氮化硅层所构成。此外，环绕于栅极结构32的半导体基 底30内设置有一浅沟隔离44,用以电性隔离晶体管与其他元件。请参阅图3。随后进行一离子注入(ion implantation)工艺，以于栅极结 构32周围的基底30中形成一源极/漏极区域42。接下来进行一快速热退火 (rapid thermal annealing,以下筒称为RTA)工艺，利用900。C至1050。C的高 温活化源极/漏极区域42中的摻杂质；同时于RTA工艺中修补于离子注入 工艺中受损的基底晶格结构。另外，亦可视产品需求及功能性考量，而于 源极/漏极区域42与栅极结构32之间分别形成一轻掺杂漏极(lightly doped drain ， LDD)或源极/漏极延伸(source/drain extension),以上为已知该项4支艺 者与具通常知识者所熟知，故于此不多加赘述。请参阅图4。进行一沉积工艺，如一等离子体加强化学气相沉积工艺 (PECVD)，形成一由氮化硅、氧化硅、或氮氧化硅所组成的高张应力薄膜， 如一多晶硅应力层46,且多晶硅应力层46的初镀膜的伸张应力状态约为 1.5 GPa以下。接下来进行一紫外线暨快速热处理工艺(Ultra Violet Rapid Thermal Process,以下简称为UVRTP)，用以于硬化多晶硅应力层46的同时， 调整多晶硅应力层46的应力状态。此外，由于在进行UVRTP工艺时，多 晶硅应力层46是于一较短时间内接受大量热能，此热冲击(thermal shock) 使得多晶硅应力层46更具有 一 累积应力(accumulated stress)，而使得多晶硅 应力层46的伸张应力值得以达到0.5-3.0 GPa。具有此伸张应力的多晶硅 应力层46可进而拉大栅极结构32下方的基底30,即沟道区的晶格排列， 达到提升沟道区的电子迁移率与NMOS晶体管的驱动电流的目的。根据本发明的第一优选实施例，该紫外线暨快速热处理工艺的温度是 介于150 800。C,其实施时间则为60分钟之内，而紫外线波长是介于100-400纳米(nm),工艺的压力是介于3 ~ 500毫托(mTorr)。另外，此紫外线暨 快速热处理工艺中还包括通入一氮气或惰性气体的步骤。本发明所提供的高张力薄膜的制作方法是利用 一紫外线暨快速热处理工艺于硬化高张应力薄膜的同时调整其应力。换句话说，本发明所提供的 方法是同时结合光子的能量与热能来调整高张力薄膜的伸张应力状态，故 可在相对较短的工艺时间内形成具高伸张应力的薄膜。此外，由于紫外线暨快速热处理工艺中热沖击的影响，高张应力薄膜46所得到的应力值可加 以提升至0.5 ~ 3.0 GPa，更满足现今工艺对张应力值的要求。请参阅图5至图7，图5至图7是为本发明所提供的制作高张力薄膜， 如制作一4姿触洞蚀刻停止层(contact etch stop layer,以下筒称为CESL)的方 法的一第二优选实施例示意图。请参阅图5，首先提供一基底50，基底50 表面包括有至少一晶体管，如一NMOS晶体管的栅极结构52。栅极结构52 包括有 一利用热氧化或沉积等工艺所形成的氧化硅或氮硅化合物所构成的 栅极介电层54、 一位于栅极介电层54上的栅极56、以及一氧化物-氮化物-氧化物偏位间隙壁(ONO offset spacer)60。此外，环绕于晶体管52的半导体 基底50内设置有一浅沟隔离64，用以电性隔离晶体管与其他元件。请继续参阅图5，随后进行一离子注入工艺，以于栅极结构52周围的 基底50中形成一源极/漏极区域62。另外，亦可视产品需求及功能性考量， 而于源极/漏极区域62与栅极结构52之间分别形成一轻掺杂漏极(LDD)或 源极/漏极延伸，以上为已知该项技艺者与具通常知识者所熟知，故于此不 多加赘述。请参阅图5与图6。随后于基底50上形成一金属层66，金属层66可 包括有钴(Co)、钛(Ti)、镍(Ni)、鴒(W)、铂(Pt)、钇(Pd)、钼(Mo)或上述金属 的合金。并进行一RTA工艺，在400~600 。C的温度环境下，使金属层66 分别与漏极/源极区域62以及栅极56接触部分自行对准反应形成一过渡金 属硅化物层(intergraded salicide layer) 68。之后再利用一选择性湿式蚀刻去 除未反应成过渡金属硅化物的金属层66。请参阅图7。接下来于基底50表面通过一沉积工艺，如一等离子体加 强化学气相沉积(PECVD)工艺，形成一CESL70,其可包括氮化硅、氧化硅 或氮氧化硅等材料，且其初镀膜的伸张应力状态为1.5GPa以下。随后并对 CESL 70进行一紫外线暨快速热处理工艺，于硬化CESL 70的同时调整 CESL70的伸张应力状态，以拉大栅极结构52下方的基底50,即沟道区的 晶格排列，达到提升沟道区的电子迁移率与NMOS晶体管的驱动电流的目 的。请继续参阅图7。值得注意的是， 一般金属硅化物层的制作是需要两次 RTA工艺，第 一 次RTA工艺是用以形成晶粒较小而电阻值较高的金属硅化 物，即前述的过渡金属硅化物层；而第二次RTA工艺则利用一较高的温度 使过渡金属硅化物层产生一相转变并降低其电阻值，而形成一金属硅化物 层。根据本发明所提供的方法，可利用针对CESL 70所实施的紫外线暨快 速热处理工艺于调整及硬化CESL 70,同时使过渡金属硅化层68进行相转 变成一金属硅化物层72。因此本发明所提供的高张力薄膜的制作方法可省 略前述的第二次RTA工艺；或者说本发明所提供的紫外线暨快速热处理工 艺可直接取代已知金属硅化层工艺中的第二次RTA工艺。此外，过渡金属 硅化物层68于紫外线暨快速热处理工艺中所产生的相变化，除可使其转而 形成金属硅化物层72之外，亦使得金属硅化物层72因相变化产生一张应 力，故金属硅化物层72与CESL 70整体所产生的伸张应力值可达到0.5 ~ 3.0GPa。该紫外线暨快速热处理工艺的温度是介于150 80(TC,其实施时间则 为60分钟之内，而紫外线波长是介于100 400纳米(nm),工艺的压力是介 于3 500毫托(mTorr)。另外，紫外线暨快速热处理工艺中还包括一通入氮 气或惰性气体的步骤；且该用以形成硅化金属层68的快速热处理工艺与该 紫外线暨快速热处理工艺是可以原位(in-situ)方式或非原位(non in-situ)方式 进行。由于本发明所提供的CESL 70的制作方法是利用一紫外线暨快速热处 理工艺于硬化CESL 70的同时调整其应力。也就是说，本发明所提供的方 法是同时结合光子的能量与热能来调整CESL 70的伸张应力状态，故可在 相对较短的工艺时间与较低的热预算内形成具高伸张应力的薄膜。此外， 由于CESL 70工艺中的紫外线暨快速热处理工艺更可用以取代已知金属硅 化物层工艺中的第二次RTA工艺，因此本发明所提供的方法可于简化CESL 以及金属硅化物工艺的同时，提升整体张应力状态至0.5-3.0GPa，更满足 现今工艺对张应力值的要求。在第一优选实施例中，多晶硅应力层可作为一第一高张力薄膜，通过 紫外线暨快速热处理工艺产生一不可逆的伸张应力，并由此伸张应力拉大 晶体管下方的基底，即沟道区的晶格排列。因此在进行紫外线暨快速热处 理工艺之后可移除该第 一 高张力薄膜，并进行前述第二优选实施例所述的金属硅化物工艺。如前所述，在形成该过渡金属硅化物层之后，可于基底 上形成一第二高张力薄膜，利用另外一次的紫外线暨快速热处理工艺于硬 化以及调整该第二高张力薄膜的伸张应力时，使过渡金属硅化物层进行相转变而成为金属硅化物层，同时通过此相转变提供一伸张应力；且该第二 高张力薄膜可作为一CESL。换句话说，接连实施本第一优选实施例与第二 优选实施例所教导的方法，可使基底沟道区的晶格排列得到二至三次的应 力调整，故更可满足现今工艺对伸张应力值的要求，进而更改善NMOS元 件的驱动电流。另外，请参阅图8,图8是本发明另提供的一种紫外线暨快速热处理机 台的优选实施例的示意图。如图8所示，本实施例所提供的紫外线暨快速 热处理机台100包括有一反应腔室(chamber) 102，用以容纳至少一晶片104、 一具有加热功能的承载座(holder) 106，设于反应腔室102内，用以承载晶 片104、以及一紫外线光源与加热装置108。本发明所提供的紫外线暨快速 热处理机台100另包括一快门元件110，用以控制紫外线的通过；以及一温 度侦测装置112,用以侦测晶片104的温度。另外，如图8所示，紫外线暨 快速热处理机台100更可包括一气体注入口 114与一气体排出口 116，其可 根据晶片104所需的工艺条件通入及排出氮气、惰性气体、或其他反应气 体。请参阅图9与图10，图9与图IO为紫外线光源与加热装置108的优选 实施例的示意图。本发明所提供的紫外线暨快速热处理机台的紫外线光源 与加热装置108包括有至少一热源120与至少一紫外线光源122。热源120 可为卣素灯管或激光等；而紫外线光源122则可提供一波长介于100-400 纳米(nm)的紫外线。此外，热源120与紫外线光源122的设置方式，可如图 9所示呈交错排列方式设置；或如图IO所示以蜂窝状排列方式设置。当然， 热源120与紫外线光源122亦可呈一矩阵交错排列等方式设置，而不限定 于图9与图IO所示。根据本发明所提供的紫外线暨快速热处理机台，可单独进行一紫外线 处理或快速热处理，亦可于提供紫外线处理的同时，利用卣素灯管或激光 进行一快速热处理。也就是说，根据本发明所提供的紫外线暨快速热处理 机台，可同时结合光子的能量与热能于一所需工艺中。由于本发明所提供的高张力薄膜的制作方法是于形成高张力薄膜、多晶硅应力层、或CESL之后利用 一紫外线暨快速热处理工艺调整及硬化该膜 层，故可同时结合光子的能量与热能来调整高张力薄膜的伸张应力状态， 并提供较短的处理时间、甚至较低的热预算。也就是说，本发明所提供的 制作高张力薄膜的方法可在相对较短的时间内或较低的温度下形成具高伸 张应力的薄膜，因此更适用于应变硅工艺与对温度较敏感的CESL工艺。此 外，本发明所提供的CESL的制作方法更可直接取代金属硅化物工艺中的第 二次RTA工艺，故更可简化整体工艺。且本发明所提供的紫外线暨快速热 处理机台可满足上述高张力薄膜制作方法的所需，更甚者，由于该紫外线 暨快速热处理机台是同时提供紫外线与热能，因此更可用于半导体工艺中 需要紫外线处理、快速热处理或同时需要两种处理的步骤。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等 变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种制作多晶硅应力层的方法，包括有提供基底，且该基底表面形成有至少一晶体管；于该基底表面形成多晶硅应力层；以及进行紫外线暨快速热处理工艺以硬化该多晶硅应力层，并调整该多晶硅应力层的伸张应力。
2. 如权利要求l所述的方法，其中该多晶硅应力层包括氮化硅、氧化 硅或氮氧化硅。
3. 如权利要求l所述的方法，其中该多晶硅应力层的初镀膜的伸张应 力状态为1.5GPa以下。
4. 如权利要求l所述的方法，其中该紫外线暨快速热处理工艺的温度 介于150~ 800°C。
5. 如权利要求l所述的方法，其中该紫外线暨快速热处理工艺的实施 时间为60分钟之内。
6. 如权利要求l所述的方法，其中该紫外线暨快速热处理工艺的压力 是介于3 ~ 500毫托。
7. 如权利要求l所述的方法，其中该紫外线暨快速热处理工艺的紫外 线波长介于100 ~ 400纳米。
8. 如权利要求1所述的方法，其中该紫外线暨快速热处理工艺还包括 通入氮气的步骤。
9. 如权利要求l所述的方法，其中该紫外线暨快速热处理工艺还包括 通入惰性气体的步骤。
10. 如权利要求1所述的方法，其中该硬化该多晶硅应力层及调整该多 晶硅应力层的伸张应力的步骤是于该紫外线暨快速热处理工艺中同时完成。
11. 如权利要求1所述的方法，其中进行该紫外线暨快速热处理工艺 后，该多晶硅应力层调整后的伸张应力状态介于0.5 3.0GPa。
12. 如权利要求l所述的方法，其中该晶体管包括NMOS晶体管。
13. 如权利要求1所述的方法，其中该晶体管的形成还包括有以下步于该基底表面形成栅极结构； 于该栅极结构的侧壁形成间隙壁；以及 于该间隙壁周围的该基底中形成源极/漏极区域。
14. 如权利要求13所述的方法，其中形成该多晶硅应力层的步骤是形 成该源极/漏极区域之后。
15. 如权利要求1所述的方法，还包括移除该多晶硅应力层的步骤，进 行于该紫外线暨快速热处理工艺后。
16. —种制作接触洞蚀刻停止层的方法，包括有提供基底，且该基底表面包括有至少一栅极结构、至少一间隙壁以及 源才及/漏才及区域；于该基底上形成金属层；进行快速热退火工艺，使该些金属层分别于漏极/源极区域上以及该栅 极上形成过渡金属硅化物层；于该基底表面形成接触洞蚀刻停止层；以及进行紫外线暨快速热处理工艺以硬化该接触洞蚀刻停止层，并调整该 接触洞蚀刻停止层的伸张应力。
17. 如权利要求16所述的方法，其中该金属层包括有钴、钛、镍、鴒、 铂、4巴、钼或上述金属的合金。
18. 如权利要求16所述的方法，其中该快速热退火工艺的温度介于 400~600°C。
19. 如权利要求16所述的方法，其中该接触洞蚀刻停止层包括氮化硅、 氧化硅或氮氧化硅。
20. 如权利要求16所述的方法，其中该接触洞蚀刻停止层的初镀膜的 伸张应力状态为1.5GPa以下。
21. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺的温 度介于150~ 800°C。
22. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺的实 施时间为60分钟之内。
23. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺的压 力介于3 500毫托。
24. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺的紫外线波长介于100 ~ 400纳米。
25. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺还包 括通入氮气的步骤。
26. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺还包 括通入惰性气体的步骤。
27. 如权利要求16所述的方法，其中进行该紫外线暨快速热处理工艺 后，该接触洞蚀刻停止层调整后的伸张应力状态介于0.5~3.0GPa。
28. 如权利要求16所述的方法，其中该快速热处理工艺与该紫外线暨 快速热处理工艺是以原位方式或非原位方式进行。
29. 如权利要求16所述的方法，其中该紫外线暨快速热处理工艺是用 以将该过渡金属硅化物层转变成金属硅化物层。
30. —种制作高张力薄膜的方法，包括有提供基底，且该基底表面包括有至少一栅极结构、至少一间隙壁以及 源极/漏极区域；于该基底表面形成第一高张力薄膜；进行第 一 紫外线暨快速热处理工艺以硬化该第 一 高张力薄膜，同时调 整该第 一 高张力薄膜的伸张应力； 移除该第一高张力薄膜； 于该基底上形成金属层；进行快速热退火工艺，使该些金属层分别于漏极/源极区域上以及该栅 极上形成过渡金属硅化物层；于该基底表面形成第二高张力薄膜；以及进行第二紫外线暨快速热处理工艺以硬化该第二高张力薄膜，同时调 整该第二高张力薄膜的伸张应力。
31. 如权利要求30所述的方法，其中该第一高张力薄膜与该第二高张 力薄膜包括氮化硅、氧化硅或氮氧化硅。
32、如权利要求30所述的方法，其中该第一高张力薄膜与该第二高张 力薄膜的初镀膜的伸张应力状态为1.5 GPa以下。
33. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺 与该第二紫外线暨快速热处理工艺的温度介于150~ 800°C。
34. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺与该第二紫外线暨快速热处理工艺的实施时间为60分钟之内。
35. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺 与该第二紫外线暨快速热处理工艺的压力介于3 -500毫托。
36. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺 与该第二紫外线暨快速热处理工艺的紫外线波长介于100~400纳米。
37. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺 与该第二紫外线暨快速热处理工艺还包括通入氮气或惰性气体的步骤。
38. 如权利要求30所述的方法，其中进行该第一紫外线暨快速热处理 工艺后，该第一高张力薄膜调整后的伸张应力状态是介于0.5 3.0GPa。
39. 如权利要求30所述的方法，其中该金属层包括有钴、钛、镍、鴒、 铂、钇、钼或上述金属的合金。
40. 如权利要求30所述的方法，其中该快速热退火工艺的温度是介于 400~600°C。
41. 如权利要求30所述的方法，其中进行该第二紫外线暨快速热处理 工艺后，该第二高张力薄膜调整后的伸张应力状态是介于0.5 ~ 3.0 GPa。
42. 如权利要求30所述的方法，其中该第二高张力薄膜是用以作为接 触洞蚀刻停止层。
43. 如权利要求30所述的方法，其中该第一紫外线暨快速热处理工艺、 该快速热退火工艺、与该第二紫外线暨快速热处理工艺是以原位方式或非 原^立方式进4亍。
44. 如权利要求30所述的方法，其中该第二紫外线暨快速热处理工艺 是用以将该过渡金属硅化物层转变成金属硅化物层。
45. 如权利要求30所述的方法，其中该晶体管包括NMOS晶体管。
46. —种紫外线暨快速热处理机台，包括有 反应腔室，用以容纳至少一晶片；承载座，设于该反应腔室内，用以承载该晶片；以及 紫外线光源与加热装置，该紫外线光源与加热装置包括有紫外线光源 与热源。
47. 如权利要求46所述的紫外线暨快速热处理机台，其中该紫外线光 源用以提供紫外线，且其波长是介于100-400纳米。
48. 如权利要求47所述的紫外线暨快速热处理机台，还包括快门元件，用以控制该紫外线的通过。
49. 如权利要求46所述的紫外线暨快速热处理机台，其中该热源包括 有卣素灯或激光光源。
50. 如权利要求46所述的紫外线暨快速热处理机台，还包括温度侦测 装置，用以侦测该晶片的温度。
51. 如权利要求46所述的紫外线暨快速热处理机台，其中该承载座亦 包括有加热功能。
全文摘要
本发明公开了一种制作多晶硅应力层的方法、制作接触洞蚀刻停止层的方法、以及制作高张力薄膜的方法。本发明还公开了一种紫外线暨快速热处理机台。一种制作高张力薄膜的方法，该方法包括有提供表面形成有至少一晶体管的基底、在该基底表面形成多晶硅应力层、以及进行紫外线暨快速热处理工艺(ultra violate rapid thermal process，UVRTP)以硬化该多晶硅应力层，并调整该多晶硅应力层的应力作为高张力薄膜。因同时结合光子的能量与热能来调整高张力薄膜的伸张应力状态，故可在相对较短的工艺时间内或较低的温度下形成具高伸张应力的薄膜。
文档编号H01L21/31GK101330022SQ20071011187
公开日2008年12月24日 申请日期2007年6月20日 优先权日2007年6月20日
发明者廖秀莲, 蔡腾群, 陈意维, 陈能国 申请人:联华电子股份有限公司