专利名称：焊料凸块结构及其制作方法
技术领域：
本发明涉及半导体元件的制作，且特别涉及一种在半导体元件上制作焊料凸块结构(solder bump structure)的方法。
技术背景凸块底层金属(UBM， under bump metallization)已广泛用在半导体制造 工艺上。半导体制造工艺通常包含在半导体晶圆上进行薄膜沉积、图案化、 掺杂、热处理等步骤。当半导体元件制作完毕后，还包括将晶圆上的半导体 集成电路芯片(ICchip)进行测试、封装及组装。芯片倒装(flip chip)封装 是一种先进的半导体封装技术，其特色是将芯片倒置后，直接让芯片上的导 电凸块(conductive bump)或接合垫(bonding pads)与外部元件(例如基板)连接，如此即可达成传导接触。芯片倒装的接合垫通常包含最上层金属，例如铝，用于IC芯片的电性传 导。接合垫上通常还包括焊料凸块，以电性连接接合垫与封装体的接脚，其 中封装体例如是陶瓷基板、印刷电路板、承载基板(carrier)等。焊料凸块 的材料通常是金属合金，例如铅-锡合金，且通常是在半导体晶圆尚未切割成 独立的芯片之前形成的。然而，焊料凸块通常不会直接设置在接合垫上，主要原因是因为最上层 金属(例如铝)暴露在空气中会快速氧化，从而造成导电性能不良。再者， 铝对大部分焊料的接合能力与润湿能力并非特别突出。为解决上述问题，可 在焊料凸块与接合垫之间设置凸块底层金属结构，以形成低电阻的电性连接、 并抵挡各种外来的应力。凸块底层金属结构通常包括一层或数层例如钛与铜制成的金属层，沉积 在IC芯片的接合垫上。然后，将焊料沉积在凸块底层金属结构上，回焊后形 成球形的焊料凸块。然而，传统的焊料凸块结构因为凸块底层金属的底切现 象，具有可靠度与性能不佳的缺点。 图1A-图1D显示上述凸块底层金属的底切现象。请先参照图1A，其显 示制作中的传统焊料凸块结构，其中接合垫4设置在半导体衬底2上。接合 垫4上具有图案化的保护层6，且保护层6露出部分的接合垫4。第一凸块底 层金属8A (例如钛)形成在保护层6与露出的接合垫4上。第二凸块底层金 属8B (例如铜)形成在第一凸块底层金属8A上。掩模层10 (例如光致抗蚀 剂)形成在第二凸块底层金属8B上，且掩模层10中具有开口 12，开口 12 露出部分的第二凸块底层金属8B。一般而言，掩模层10的开口 12中会沉积额外的凸块底层金属。如图1B 所示，沉积额外的铜层8B'与镍层8C填入部分的开口 12。去除掩模层10后， 如图1C所示，对凸块底层金属进行蚀刻，例如以湿法蚀刻方式对镍层8C、 铜层8B'、第二凸块底层金属8B、第一凸块底层金属8A (例如钛)依序进 行蚀刻。由于湿法蚀刻为各向同性(isotropic)的蚀刻，每一个方向的蚀刻速 率相同，使得被蚀刻的材料形成底切(undercut)，造成不必要的线宽损失。 蚀刻铜层8B'和第二凸块底层金属8B造成如图1D所示的底切14。由于铜层 的厚度，需要将铜层暴露在蚀刻液中较长时间，因此形成了底切14，而蚀刻 钛层8A时则形成底切16。铜底切14可达到每边6pm，而钛底切16可达到 每边4pm，因此总共造成悍料凸块结构中每边l(Him的底切。虽然底切是蚀 刻步骤的必然结果，但底切会影响接线的长期可靠度，因为底切会减弱接合 垫与焊料凸块之间的结合力，降低焊料凸块结构的整合度(integrity)，使得芯片提早失效。由上述说明可知，业界亟需提出一种改良的焊料凸块结构来解决上述底 切问题，以提高焊料凸块结构的可靠度与性能。发明内容鉴于上述问题，本发明提供一种在半导体元件上制作焊料凸块结构的方 法。在一实施例中，首先提供半导体衬底，其上具有接合垫以及位于接合垫 上的保护层，其具有开口露出部分的接合垫。在接合垫与保护层上形成第一 凸块底层金属。在第一凸块底层金属上设置掩模层，其具有开口以露出部分 的第一凸块底层金属。蚀刻掩模层以在第一凸块底层金属与掩模层之间的边 缘形成凹陷。形成第二凸块底层金属于掩模层的开口中，使第二凸块底层金 属填入凹陷与部分的掩模层开口。上述在半导体元件上制作焊料凸块结构的方法中，该第一凸块底层金属 可包含钛。上述在半导体元件上制作焊料凸块结构的方法中，该第一凸块底层金属 可包含铜。上述在半导体元件上制作悍料凸块结构的方法还可包括形成聚亚酰胺 层，该聚亚酰胺层邻接并接触该保护层、该接合垫、及该第一凸块底层金属。上述在半导体元件上制作焊料凸块结构的方法中，该掩模层可为光致抗 蚀剂层，且形成该掩模层的开口的步骤可包括图案化并显影该光致抗蚀剂 层。上述在半导体元件上制作焊料凸块结构的方法中，该第二凸块底层金属 可包含铜。上述在半导体元件上制作焊料凸块结构的方法中，该第二凸块底层金属 可包含镍。上述在半导体元件上制作焊料凸块结构的方法还可包括蚀刻该第二凸 块底层金属，使得该第二凸块底层金属每一边的底切小于约3pm。上述在半导体元件上制作焊料凸块结构的方法中还可包括将焊料填入 该掩模层的开口；去除该掩模层；以及将该焊料回焊以形成焊料凸块。本发明还提供了一种焊料凸块结构，该焊料凸块结构是通过上述在半导 体元件上制作焊料凸块结构的方法形成的。本发明能够减少焊料凸块结构的底切程度，因此凸块底层金属之间相对 不易受损，由此提高了焊料凸块结构的可靠度。为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下
图1A 图1D为一系列剖面图，用以说明现有技术制作焊料凸块结构的 流程。图2A 图2E为一系列剖面图，用以说明本发明一实施例制作焊料凸块 结构的流程。
其中，附图标记说明如下:2 半导体衬底 6~保护层io-掩模层14 底切 18~凹陷 20~焊料 24~底切4~接合垫8A-8F 凸块底层金属12 开口16~底切19 足部22 底切8B， 铜层具体实施方式
请参照图2A，其显示依照本发明实施例制作中的焊料凸块结构剖面图， 其中接合垫4设置在半导体衬底2上。接合垫4上具有图案化的保护层6， 且保护层6露出部分的接合垫4。接合垫或接触垫通常通过多层金属内连线 与芯片形成电性连接。接合垫4可由传统的化学气相沉积法(CVD, chemical vapor deposition)形成，材料例如是铜、铝、或其它导电金属。形成接合垫4 之后，沉积一层作为保护与电性隔离用的保护层6覆盖在接合垫4表面上。 保护层6可隔绝芯片表面并保护芯片免于湿气或污染物的伤害，以及免于在 组装时受到机械力伤害。保护层6可用传统的CVD法沉积在衬底2与接合 垫4上，然后经过图案化蚀刻出对应于接合垫4的开口。保护层6中的开口 在后续工艺中用来让焊料凸块形成电性接触。保护层6的材料可包括氮化硅、 氧化硅、氮氧化硅、和/或其它任何材料。在一实施例中，保护层6的厚度约 为1000A-2000A。在另一实施例中可进一步沉积各种聚亚酰胺(polyimide), 以在保护层6上形成聚亚酰胺层(未示出)，对芯片作进一步的保护。聚亚 酰胺层可邻接并接触保护层6、接合垫4、及第一凸块底层金属8A。之后，通常以电镀法或气相沉积法，将一层或数层的凸块底层金属(厚 度约500A-5000A)沉积在接合垫4与保护层6上。最上层的凸块底层金属 可以增加对焊料的接合力与润湿性，而最下层的凸块底层金属可以增加对接 合垫4的保护。在一实施例中，将包含钛的第一凸块底层金属8A沉积在接 合垫4与保护层6上。第一凸块底层金属8A的厚度约为800-1000A。之后， 将包含铜的第二凸块底层金属8D沉积在第一凸块底层金属8A上。第二凸块
底层金属8D的厚度约为3000-5000A。接着，将掩模层或光致抗蚀剂层10 形成在凸块底层金属上。在一实施例中，光致抗蚀剂层IO形成在第二凸块底 层金属8D上。光致抗蚀剂层10的高度约为10-120pm。如图2A所示，光致 抗蚀剂层IO经过曝光图案化与显影从而形成开口 12，露出接合垫4上部分 的第二凸块底层金属8D。依照本发明的特征之一，接下来对图案化的光致抗蚀剂层10进行选择性 的蚀刻，以在第二凸块底层金属8D与光致抗蚀剂层10之间的边缘或角落处 形成凹陷18，如图2B所示。整体而言，第二凸块底层金属8D并未被蚀刻 剂严重蚀刻。由以下可知，凹陷18可使后续沉积在光致抗蚀剂开口中的凸块 底层金属形成较厚的足部(footing)，以抵挡后续的蚀刻，避免造成底切。 现有技术中有许多方法可形成凹陷18，例如溅击蚀刻(sputter etch)、变压 耦合式等离子体蚀刻(TCP, transformer coupled plasma)、反应性离子蚀刻 (reactive ion etch)、和/或其它在含有氯、氧、氩、和/或其它化学品环境下 的蚀刻技术。在一实施例中，凹陷18是以每分钟大于1500A的蚀刻速率蚀 刻形成的。请参照图2C，例如以电镀或气相沉积法，在光致抗蚀剂层10的开口 12 中形成额外的凸块底层金属。在本发明一实施例中，在开口 12中形成第三凸 块底层金属8E与第四凸块底层金属8F，其中第三凸块底层金属8E填入凹 陷18而形成足部19。在一实施例中，第三凸块底层金属8E的材料可为铜， 高度约为4-5pm，而足部19的宽度约为3-4pm。第四凸块底层金属8F的材 料可为镍，高度约为2-3拜。之后，沉积柱状的焊料20，例如先沉积一层铅， 再沉积一层锡，然后将之回焊(reflow)从而成为均质(homogeneous)的焊 料。在另一实施例中，可利用第四凸块底层金属8F当作籽晶层(seedlayer)， 以电镀或气相沉积法形成均质的焊料。去除光致抗蚀剂层10后，如图2D所示，对凸块底层金属8F、 8E、 8D、 8A进行蚀刻以露出底下的保护层6，此工艺例如以湿法蚀刻或反应性离子蚀 刻进行。在蚀刻过程中，焊料20可作为蚀刻掩模保护底下的凸块底层金属。 与现有技术相比，第三凸块底层金属8E具有较厚的足部19，因此凸块底层 金属8F、 8E、 8D、 8A较能够阻挡蚀刻，从而避免形成严重的底切。在一实 施例中，在蚀刻凸块底层金属8E、 8D (铜)时形成底切22，而在蚀刻凸块
底层金属8A (钛)时形成底切24。铜底切22的每一边约为3pm，钛底切 24的每一边约为2^m,因此总共造成焊料凸块结构中每边约5,的底切。 由以上可知，虽然底切是蚀刻所造成的必然现象，但借助本发明的方法可减 少焊料凸块结构的底切程度，因此凸块底层金属之间较不容易受损，由此提 高了焊料凸块结构的可靠度。蚀刻完凸块底层金属后，将焊料20短暂加热至熔点(回焊)，利用其表 面张力的作用在凸块底层金属8F上形成大体呈球形的焊料凸块(未显示)。应注意的是，上述形成悍料凸块结构的方法仅为举例说明，因此，本领 域技术人员在不脱离本发明的精神和范围内也可使用其它各种方法形成前述 的焊料凸块结构，例如可使用光致抗蚀剂以外的制造工艺。此外，虽然在前 述实施例中凸块底层金属8F为镍，但本领域技术人员也可使用其它材料。 另外，在不脱离本发明的精神和范围内，本领域技术人员也可调整保护层与 聚亚酰胺层，甚至加以去除。虽然本说明书已通过较佳实施例揭示了各种形成凸块底层金属的方法， 然而以上说明并非用以限定本发明，任何所属技术领域中的普通技术人员， 在不脱离本发明的精神和范围内，应可作任意的改动与修改，因此本发明的 保护范围应以所附权利要求范围为准。
权利要求
1. 一种在半导体元件上制作焊料凸块结构的方法，包括下列步骤提供半导体衬底，其上具有接合垫以及位于该接合垫上的保护层，该保护层具有露出部分该接合垫的开口；在该接合垫与该保护层上形成第一凸块底层金属；在该第一凸块底层金属上设置掩模层，该掩模层具有露出部分该第一凸块底层金属的开口；蚀刻该掩模层，以在该第一凸块底层金属与该掩模层之间的边缘形成凹陷；以及在该掩模层的开口中形成第二凸块底层金属，该第二凸块底层金属填入该凹陷与部分的该掩模层的开口。
2. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，其中 该第一凸块底层金属包含钛。
3. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，其中 该第一凸块底层金属包含铜。
4. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，还包 括形成聚亚酰胺层，该聚亚酰胺层邻接并接触该保护层、该接合垫、及该 第一凸块底层金属。
5. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，其中 该掩模层为光致抗蚀剂层，且形成该掩模层的开口的步骤包括图案化并显 影该光致抗蚀剂层。
6. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，其中 该第二凸块底层金属包含铜。
7. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，其中 该第二凸块底层金属包含镍。
8. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，还包 括蚀刻该第二凸块底层金属，使得该第二凸块底层金属每一边的底切小于 约3,
9. 如权利要求1所述的在半导体元件上制作焊料凸块结构的方法，还包 将焊料填入该掩模层的开口；去除该掩模层；以及将该焊料回焊以形成焊料凸块。
10. —种焊料凸块结构，该焊料凸块结构是通过权利要求9所述的在半 导体元件上制作焊料凸块结构的方法形成的。
全文摘要
本发明揭示一种焊料凸块结构以及在半导体元件上制作焊料凸块结构的方法。在一实施例中，首先提供半导体衬底，其上具有接合垫以及位于接合垫上的保护层，其具有露出部分接合垫的开口。在接合垫与保护层上形成第一凸块底层金属。在第一凸块底层金属上设置掩模层，其具有露出部分第一凸块底层金属的开口。蚀刻掩模层，以在第一凸块底层金属与掩模层之间的边缘形成凹陷。在掩模层的开口中形成第二凸块底层金属，使第二凸块底层金属填入凹陷与部分的掩模层开口。本发明能够减少焊料凸块结构的底切程度，因此凸块底层金属之间相对不易受损，由此提高了焊料凸块结构的可靠度。
文档编号H01L21/60GK101211798SQ20071011202
公开日2008年7月2日 申请日期2007年6月21日 优先权日2006年12月29日
发明者张碧兰, 游秀美, 邱颂盛, 黄志恭 申请人:台湾积体电路制造股份有限公司