专利名称：相变化存储器装置及其制造方法
技术领域：
本发明涉及一种相变化存储器装置，尤其涉及一种高存储器密度的相 变化存储器装置。
背景技术：
相变化存储器(phase change memory, PCM)为64MB以下时代独立 (stand-alone)非易失性存储器的重要候选元件，其利用加热电极改变相变化 存储材料的结晶状态(结晶态(crystalline)或非晶态(amorphous))以达到储存 数据的目的。相变化存储器的元件结构如何能够产生最佳的元件电热特性 将是决定相变化存储器能否取代快闪存储器(flash memory)成为主流的重要 研发方向。然而如何能够利用相同的存储器半导体制造技术产生存储器密 度更高的非易失性存储器是重要的发展方向。
如图la所示，美国INTEL公司的专利(US 6,501,11 l)以杯型加热电极 (Cup-Shaped Bottom Electrode)206为主体所达成的三维相变化存储器装置 (three-dimensional PCM, 3D-PCM)212。已将相变化材料207与下电极的接 触面积缩小成杯型加热电极206的宽度与相变化材料207的接触面积，以 提升存储器密度。然而，上述的立体相变化存储器架构，在单位存储器面 积微小化时会遇到瓶颈，较不适合微距解析度小于0.1 jam以下的半导体光 刻工艺。如图lb所示，意大利STM/>3的专利(EP 1339111),利用相变化 材料镀膜填入纳米尺寸接触孔57或STM公司所称的微型沟槽 (minitrench)58内，缩小相变化材料与杯型加热电极22的接触面积58,以 达到提升存储器密度的需求。然而会有孔洞尺寸太小时填不满最底部或出 现两边侧壁薄膜顶端接合时出现填不满的缝隙(Seam)的问题。
因此有需要一种相变化存储器装置，以符合提升存储器密度的需求。
发明内容
本发明提供一种相变化存储器装置，包括 一基板；多个彼此隔离的底电极，位于上述基板上； 一绝缘层，横跨于上述相邻的任两个底电极的 部分表面上； 一对相变化材料间隙壁，位于上述绝缘层的一对侧壁上，其 中上述一对相变化材料间隙壁是分别位于上述相邻的任两个底电极上；一 顶电极，位于上述绝缘层上，且覆盖上述一对相变化材料间隙壁。
本发明另提供一种相变化存储器装置的制造方法，包括提供一基板， 其上具有多个底电极，分别由一第一绝缘层隔离；于上述第一绝缘层上形 成一相变化材料结构，且横跨于上述相邻的任两个底电极的部分表面上， 其中上述相变化材料结构包括一对相变化材料间隙壁，上述一对相变化材 料间隙壁是各自电性连接上述相邻的任两个底电极；于上述相变化材料结 构上形成一顶电极，且电性连接上述一对相变化材料间隙壁。
图la、 lb为已知的相变化存储器装置；
图2a、 3a、 4a、 5a、 6a、 7a、 8a和9a为本发明优选实施例的相变化存 储器装置的工艺上视图2b、 3b、 4b、 5b、 6b、 7b和9b分别为沿图2a、 3a、 4a、 5a、 6a、 7a和9a的A-A'切线的工艺剖面图8b为沿图8a的B-B，切线的工艺剖面图。
主要元件符号说明
206 杯型加热电极；
207 相变化材料；
212 三维相变化存储器装置；
22 杯型加热电极；
57 接触孔；
58 微型沟槽；
500~基板；
502 第一绝缘层；
504 开口 ；
506 底电极；
507 侧壁；
508 第一方向；510 第二方向；
512、 512a、 512b 第二绝缘层；
514、 514a、 514b 相变化材料间隙壁;
516、 516a 第三绝缘层;
518 相变化材料结构；
519 光致抗蚀剂层；
520 第四绝缘层；
522 顶电极；
530、 540 接触面积；
550 相变化存储器装置。
具体实施例方式
以下利用工艺剖面图，以更详细地说明本发明优选实施例的相变化存 储器装置及其制造方法。图2a、 3a、 4a、 5a、 6a、 7a、 8a和9a为本发明优 选实施例的相变化存储器装置的工艺上视图。图2b、 3b、 4b、 5b、 6b、 7b 和9b分别为沿图2a、 3a、 4a、 5a、 6a、 7a和9a的A-A，切线的工艺剖面 图。图8b为沿图8a的B-B，切线的工艺剖面图。在本发明各实施例中，相 同的符号表示相同或类似的元件。
请参考图2a，其显示本发明优选实施例的相变化存储器装置的工艺上 视图；请参考图2b,其显示本发明优选实施例的相变化存储器装置的工艺 剖面图。首先，提供一基板500，基板500为硅基板。在其他实施例中，可 利用锗化硅(SiGe)、块状半导体(bulk semiconductor),应变半导体(strained semiconductor)、 化合物半导体(compound semiconductor)、纟色缘层上覆娃 (silicon on insulator, SOI),或其他常用的半导体基板。基板500也可为包括 具有晶体管(transistor) 、 二极管(diode)、双极结晶体管(bipolar junction transistor, BJT)、 电阻(resistor)、 电容(capacitor)、 电感(inductor)等电子元j牛 的基板。
接着，于基板500上形成第 一绝缘层502。可利用化学气相沉积(chemical vapor deposition, CVD)等薄膜沉积方式形成第一绝缘层502,其可包括氧化 硅(Si02)、氮化硅(Si3N4)或其组合。然后，利用图案化光致抗蚀剂(图未显示) 覆盖第一绝缘层502上，定义出开口 504的形成位置，再进行一各向异性蚀刻步骤，移除未被光致抗蚀剂覆盖的第一绝缘层502，直到暴露出基板 500，然后移除图案化光致抗蚀剂，以形成开口 504。 4^着，全面性形成一 导电层(图未显示)，并填入开口 504中。可利用例如物理气相沉积法(physical vapor deposition, PVD)、賊镀法(sputtering)、低压化学气相沉积法(low pressure CVD， LPCVD)和原子层化学气相沉积法(atomic layer CVD, ALD)或 无电镀膜法(electrolessplating)等方式形成上述导电层。然后，进行例如为化 学机械抛光(chemical mechanical polishing, CMP)的平坦化工艺，移除过量的 导电层，以形成多个底电极506，分别由第一绝缘层502隔离。如图2a所 示，在本发明优选实施例中，底电极506的上视图可为四方形。底电极506 可包括金属、合金、金属化合物、半导体材料或其组合。底电极506也可 包括基础金属及其合金(例如铝或铜)、耐火金属及其合金(例如钴、钽、镍、 钛、鴒、鴒化钛)、过渡金属氮化物、耐火金属氮化物(例如氮化钴、氮化钽、 氮化镍、氮化钛、氮化鴒)、金属氮硅化物(例如氮硅化钴、氮硅化钽、氮硅 化镍、氮硅化钛、氮硅化钨)、金属硅化物(例如硅化钴、硅化钽、硅化镍、 硅化钛、硅化鴒)、多晶或非晶半导体材料、导电氧化物材料(例如钇钡铜氧 化物(YBCO)、氧化亚铜(0120)、铟锡氧化物(ITO))或其组合。请参考图3a和3b，于第一绝缘层502上沿第一方向508形成第二绝缘 层512。可全面性形成例如为氧化硅(Si02)或氮化硅(Si3N4)的绝缘层于第一 绝缘层502和底电极506上。接着，利用图案化光致抗蚀剂(图未显示)覆盖 绝缘层上，定义出第二绝缘层512的形成位置，再进行一各向异性蚀刻步 骤，移除未被光致抗蚀剂覆盖的绝缘层。然后，移除图案化光致抗蚀剂， 以形成条状的第二绝缘层512。在本发明优选实施例中，第二绝缘层512的 两侧壁是分别横跨于任两个相邻的底电极506的部分表面上。请参考图4a和4b，于该第二绝缘层的一对侧壁507上形成一对相变化 材料间隙壁514。在本发明优选实施例中，可顺应性形成一相变化材料层 (phase change film, PC film),并覆盖第一绝缘层502、底电极506和该第二 绝缘层512。可利用例如物理气相沉积法(physical vapor deposition, PVD)、 热蒸镀法(thermal evaporation)、脉冲激光蒸镀(pulsed laser deposition)或有才几 金属化学气相沉积法(metal organic chemical vapor deposition, MOCVD)等方 式形成上述相变化材料层。然后，进行一各向异性蚀刻步骤，移除位于第 一绝缘层502、底电极506及第二绝缘层512顶面的部分相变化材料层，以于第二绝缘层512的侧壁507上形成相变化材料间隙壁514。相变化材料间 隙壁514可包括二元、三元或四元硫属化合物(chalcogenide)，例如锑化镓 (GaSb)、碲化锗(GeTe)、锗-锑-碲合金(Ge-Sb-Te, GST)、银-铟-锑-碲合金 (Ag-In-Sb-Te)或其组合。
请参考图5a和5b，其显示第三绝缘层516的形成方式。在本发明优选 实施例中，可全面性形成第三绝缘层516,并覆盖于第二绝缘层512和相变 化材料间隙壁514。接着，进行一例如为化学机械抛光(CMP)的平坦化工艺， 移除部分第三绝缘层516直到露出相变化材料间隙壁514 ，以形成第二绝缘 层512a、相变化材料间隙壁514a。第三绝缘层516可包括氧化硅(Si02)、氮 化硅(Si3N4)或其组合。
请参考图6a和6b,其显示图案化光致抗蚀剂层519的形成方式。可全 面性覆盖一光致抗蚀剂层，接着，利用光刻工艺，沿第二方向510形成图 案化光致抗蚀剂层519，并覆盖部分第二绝缘层512a、第三绝缘层516及相 变化材料间隙壁514a。
请参考图7a和7b，其显示本发明优选实施例的相变化材料结构518的 形成方式。可利用各向异性蚀刻方式，移除未被图案化光致抗蚀剂层519 覆盖的部分第二绝缘层512a、第三绝缘层516及相变化材料间隙壁514a。 最后，移除图案化光致抗蚀剂层519,以形成第三绝缘层516a和多个不相 连的相变化材料结构518,其中相变化材料结构518是包括第二绝缘层512b 和相变化材料间隙壁514b。如图7a和7b所示，相变化材料结构518的第 二绝缘层512b是横跨于相邻的任两个底电极506的部分表面上，且相变化 材料结构518的每个相变化材料间隙壁514b是分别位于相邻的任两个底电 极506上，其中相变化材料间隙壁514b与底电极506的接触面积530小于 底电极506的面积，且相变化材料间隙壁514b与底电极506的接触面积530 可由相变化材料间隙壁514b的薄膜厚度及图案化光致抗蚀剂层519的宽度 控制，相比于已知技术利用光刻工艺形成的加热电极而言，可达成接触面 积最小化，控制更为精确的效果。
请参考图8a和8b，其显示第四绝缘层520的形成方式。在本发明优选 实施例中，可全面性形成第四绝缘层520,并覆盖于相变化材料结构518。 接着，进行一例如为化学机械抛光(CMP)的平坦化工艺，移除部分第四绝缘 层520直到露出相变化材料结构518。第四绝缘层520可包括氧化硅(SiO。、氮化硅(Si3N4)或其组合。在本发明优选实施例中，第一绝缘层502、第二绝 缘层512b、第三绝缘层516a和第四绝缘层520可包括相同的材料。如图8a 和8b所示，相变化材料结构518彼此隔离。如果沿第一方向508看去，每 个相变化材料结构518是被第四绝缘层520隔离；如果沿第二方向510看 去，每个相变化材料间隙壁514b是被第二绝缘层512b或第三绝缘层516a 隔离。因此，当其中一个相变化材料结构518的相变化材料间隙壁514b改 变状态时，不会影响另一个相邻的相变化材料间隙壁514b，而造成储存数 据的误判。请参考图9a和9b，于相变化材料结构518上形成顶电极522,且电性 连才妄相变化材料间隙壁514b。可利用例如物理气相沉积法(physical vapor deposition, PVD)、溅镀法(sputtering)、低压化学气相沉积法(low pressure CVD: LPCVD)和原子层化学气相沉积法(atomic layer CVD， ALD)或无电镀膜法 (electrolessplating)等方式全面性形成一导电层。接着，利用图案化光致抗蚀 剂(图未显示)覆盖导电层上，定义出顶电极522的形成位置，再进行一各向 异性蚀刻步骤，移除未被光致抗蚀剂覆盖的导电层。然后，移除图案化光 致抗蚀剂，以形成顶电极522。相变化材料间隙壁514b与顶电极522的接 触面积540小于顶电极522的面积，且相变化材料间隙壁514b与顶电极522 的接触面积540可由相变化材料间隙壁514b的薄膜厚度及图案化光致抗蚀 剂层519的宽度控制，相比于已知技术利用光刻工艺形成的加热电极而言， 可达成接触面积最小化，控制更为精确的效果。顶电极522可包括金属、 合金、金属化合物、半导体材料、相变化材料或其组合。顶电极522也可 包括基础金属及其合金(例如铝或铜)、耐火金属及其合金(例如钴、钽、镍、 钛、鴒、鴒化钛)、过渡金属氮化物、耐火金属氮化物(例如氮化钴、氮化钽、 氮化镍、氮化钛、氮化钨)、金属氮硅化物(例如氮硅化钴、氮硅化钽、氮硅 化镍、氮硅化钛、氮硅化鴒)、金属硅化物(例如硅化钴、硅化钽、硅化镍、 硅化钛、硅化鴒)、多晶或非晶半导体材料、导电氧化物材料(例如钇钡铜氧 化物(YBCO)、氧化亚铜(0120)、铟锡氧化物(ITO))或其组合。经过上述工艺 后，形成本发明优选实施例的相变化存储器装置550。在本发明优选实施例中，每一个顶电极522是电性连接两个相变化材 料间隙壁514b,而每一个相变化材料间隙壁514b是各自电性连接至相邻的 任两个底电极506上，其中每一个底电极506与顶电极522形成一个相变化存储器位(bit)，所以每一个相变化存储器装置550具有两个位(bit)。本发明优选实施例的相变化存储器装置550的主要元件包括一基板 500;多个彼此隔离的底电极506，位于上述基板500上。 一相变化材料结 构518，横跨于上述相邻的任两个底电极506的部分表面上，其中上述相变 化材料结构518包括一第二绝缘层512b,横跨于上述相邻的任两个底电极 506的部分表面上； 一对相变化材料间隙壁514b,位于上述第二绝缘层512b 的一对侧壁507上，其中上述一对相变化材料间隙壁514b是分别位于上述 相邻的任两个底电极506上。 一顶电极522,位于上述相变化材料结构518 上，且覆盖上述一对相变化材料间隙壁514b。本发明优选实施例的相变化存储器装置，具有以下优点(1)相变化材 料间隙壁与加热电极的接触面积可由相变化材料间隙壁的薄膜厚度及定义 相变化材料结构的图案化光致抗蚀剂层的宽度控制，相比于已知技术利用 光刻工艺形成的加热电极而言，可达成接触面积最小化，控制更为精确的 效果，且可大为降低存储器的面积，达到高存储器密度的要求。(2)相邻的 相变化材料结构是被绝缘层隔离，而不会互相影响而造成储存数据的误判。 (3)相变化材料间隙壁直接与底电极与顶电极接触，取代已知相变化存储器 装置中的加热电极，以达成自加热(self-heating)的效果。(4)相变化存储器的重置电流Ireset(使相变化材料转变成非晶态(amOiphoUS)所需电流)和写入电流Iset(使相变化材料转变成结晶态(crystalline)所需电流)可由相变化材料间 隙壁的薄膜厚度及定义相变化材料结构的图案化光致抗蚀剂层的宽度控 制，以适应不同的需求。(5)本发明的相变化存储器装置的工艺可与传统互 才卜式金属氧4ti4勿半导体晶体管(complementary metal-oxide-silicon transistor, CMOS transistor)工艺相容，不需另外研发特殊工艺。虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任 何本领域技术人员，在不脱离本发明的精神和范围的前提下，可做些许更 动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1.一种相变化存储器装置，包括基板；多个彼此隔离的底电极，位于该基板上；绝缘层，横跨于该相邻的任两个底电极的部分表面上；一对相变化材料间隙壁，位于该绝缘层的一对侧壁上，其中该对相变化材料间隙壁是分别位于该相邻的任两个底电极上；以及顶电极，位于该绝缘层上，且覆盖该对相变化材料间隙壁。
2. 如权利要求1所述的相变化存储器装置，其中该底电极的上视图为四 方形。
3. 如权利要求1所述的相变化存储器装置，其中该底电极包括金属、合 金、金属化合物、半导体材料或其组合。
4. 如权利要求1所述的相变化存储器装置，其中该顶电极包括金属、合 金、金属化合物、半导体材料或其组合。
5. 如权利要求1所述的相变化存储器装置，其中该绝缘层包括氧化硅、 氮化硅或其组合。
6. 如权利要求1所述的相变化存储器装置，其中该相变化材料间隙壁与 该底电4及的"l妻触面积小于该底电纟及的面积。
7. 如权利要求6所述的相变化存储器装置，其中该相变化材料间隙壁与 该顶电4及的4妄触面积小于该顶电才及的面积。
8. —种相变化存储器装置的制造方法，包括下列步骤 提供基板，其上具有多个底电极，分别由第一绝缘层隔离；于该第 一绝缘层上形成相变化材料结构，且横跨于该相邻的任两个底 电极的部分表面上，其中该相变化材料结构包括一对相变化材料间隙壁， 该对相变化材料间隙壁是各自电性连接该相邻的任两个底电极；以及于该相变化材料结构上形成顶电极，且电性连接该对相变化材料间隙壁。
9. 如权利要求8所述的相变化存储器装置的制造方法，形成该相变化材 料结构还包括于该第 一绝缘层上沿第 一方向形成第二绝缘层，其中该第二绝缘层的 两侧壁是分别横跨于该相邻的任两个底电极的部分表面上；顺应性形成相变化材料层，并覆盖该第 一绝缘层和该第二绝缘层；进行各向异性蚀刻步骤，移除位于该第一绝缘层及该第二绝缘层顶面 的相变化材料层，以于该第二绝缘层的一对侧壁上形成该对相变化材料间隙壁；全面性形成第三绝缘层，并覆盖于该第二绝缘层和该对相变化材料间 隙壁；进行平坦化工艺，移除部分该第三绝缘层直到露出该对相变化材料间 隙壁；沿第二方向形成图案化光致抗蚀剂层，并覆盖部分该第二绝缘层、该 第三绝缘层及该对相变化材料间隙壁；移除未被该图案化光致抗蚀剂层覆盖的部分该第二绝缘层、该第三绝 缘层及该对相变化材料间隙壁；以及移除该图案化光致抗蚀剂层。
10. 如权利要求8所述的相变化存储器装置的制造方法，形成该顶电极 之前还包括全面性形成第四绝缘层，并覆盖于该相变化材料结构；以及 进行平坦化工艺，移除部分第四绝缘层直到露出该相变化材料结构。
11. 如权利要求8所述的相变化存储器装置的制造方法，其中该底电极 的上视图为四方形。
12. 如权利要求10所述的相变化存储器装置的制造方法，其中该第一绝 缘层、该第二绝缘层、该第三绝缘层和该第四绝缘层包括相同材料。
13. 如权利要求10所述的相变化存储器装置的制造方法，其中该第一绝 缘层、该第二绝缘层、该第三绝缘层和该第四绝缘层包括氧化硅、氮化硅 或其组合。
14. 如权利要求8所述的相变化存储器装置的制造方法，其中该底电极 包括金属、合金、金属化合物、半导体材料或其组合。
15. 如权利要求8所述的相变化存储器装置的制造方法，其中该顶电极 包括金属、合金、金属化合物、半导体材料或其组合。
16. 如权利要求8所述的相变化存储器装置的制造方法，其中该相变化 材料间隙壁与该底电极的接触面积小于该底电极的面积。
17. 如权利要求8所述的相变化存储器装置的制造方法，其中该相变化 材4+间隙壁与该顶电才及的4妄触面积小于该顶电才及的面积。
全文摘要
本发明提供一种相变化存储器装置，包括一基板；多个彼此隔离的底电极，位于上述基板上；一绝缘层，横跨于上述相邻的任两个底电极的部分表面上；一对相变化材料间隙壁，位于上述绝缘层的一对侧壁上，其中上述一对相变化材料间隙壁是分别位于上述相邻的任两个底电极上；一顶电极，位于上述绝缘层上，且覆盖上述一对相变化材料间隙壁。
文档编号H01L27/24GK101330092SQ20071011201
公开日2008年12月24日 申请日期2007年6月19日 优先权日2007年6月19日
发明者林永发, 王德纯 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司