专利名称：集成电路封装体及其制作方法
技术领域：
本发明有关于集成电路封装体，特别是有关于一种薄型化的集成电路封 装体及其制作方法。
背景技术：
在集成电路装置的制作过程中，集成电路需要经过封装步骤处理后，使 用于各种不同的应用领域，例如，电脑、手机或数码相机等。因此，集成电 路封装体的结构及其制作方法也直接影响集成电路装置的性能及其体积大 小。图1显示一种现有集成电路封装体的剖面图。在图1中，硅基底2上方 形成有感光元件4及接合焊盘6，且接合焊盘6与感光元件4电连接。接着， 将透明盖板10接合至上述硅基底2上后，再贴附承载板8于上述硅基底2 的下方。之后，导电层12从承载板8、硅基底2的侧壁延伸至接合焊盘6， 且电连接焊锡球14。由于上述硅基底2及承载板8皆具有既定厚度，使得集 成电路封装体具有较大的厚度。并且，由于金属插塞(图中未显示)形成于入 光面，增加了制造工艺上的难度。再者，在现有的集成电路封装体中，由于 导电层12设置于集成电路封装体的外围，使得导电层12很容易地在制造工 艺中遭受损伤，而导致集成电路封装体失效。因此，亟需一种新的集成电路封装体及其制作方法，以解决上述问题。发明内容有鉴于此，本发明的目的为提供一种集成电路封装体。上述集成电路封 装体包含透明基板，具有第一表面及第二表面；半导体层，形成于该透明 基板的第二表面上；感光元件，形成于该半导体层上；金属插塞，形成于该 透明基板的第二表面上，且电连接于该感光元件；以及焊料球体，形成于该 透明基板的第二表面上，且电连接该金属插塞。4如上所述的集成电路封装体，其中该半导体层包含硅、砷化镓或硅锗材料。如上所述的集成电路封装体，其中该半导体层的厚度介于0.1 10微米之间。如上所述的集成电路封装体，还包含层间介电层，形成于该半导体层上， 且围绕该金属插塞。如上所述的集成电路封装体，还包含金属焊盘，形成于该透明基板的 第二表面上，且电连接该金属插塞；以及阻焊膜，覆盖于该金属焊盘的上方。如上所述的集成电路封装体，其中该焊料球体形成于该金属焊盘上。如上所述的集成电路封装体，其中集成电路封装体的入光面与设置的金 属插塞呈现相反的方向。本发明的另一 目的为提供一种集成电路封装体的制作方法。上述集成电 路封装体的制作方法包括提供透明基板，其具有第一表面及第二表面；形 成半导体层于该透明玻璃基板的第二表面上；形成感光元件于该半导体层 上；形成金属插塞于该透明基板的第二表面上，且电连接该感光元件；以及 形成焊料球体于该透明基板的第二表面上，且电连接该金属插塞。如上所述的集成电路封装体的制作方法，其中该半导体层由低温的化学 气相沉积法形成。如上所述的集成电路封装体的制作方法，其中形成该半导体层的温度范 围介于500。C 800。C之间。本发明的再一目的为提供一种集成电路封装体的操作方法，其包括具 有第一表面及第二表面的透明基板；半导体层，形成于该透明基板的第二表 面上；以及感光元件，形成于该半导体层上；以及金属插塞，形成于该透明 基板的第二表面上，且电连接该感光元件；其中该感光元件感应穿透该透明 基板的第一表面、该半导体层的光线，且通过该金属插塞传递信号至焊料球 体。在上述集成电路封装体中，由于可直接将感光元件设置于透明基板上的 半导体层上，而不需要额外工艺，例如粘合及刻痕等步骤，因此，可縮短制 作流程，进而降低制作成本。另外，由于传递信息的金属插塞制作于集成电 路封装体内，因此，可避免因切割步骤所导致的损坏问题。
图1显示现有集成电路封装体的剖面图；图2A-图2E显示本发明实施例的制作集成电路封装体的剖面图；以及 图3显示本发明实施例的制作集成电路封装体的流程图。 其中，附图标记说明如下 相关技术元件符号 2~硅基底； 4 感光元件； 8~承载板； 10 透明盖板； 本发明实施例元件符号6 接合焊盘; 12~导电层；14 焊锡球。102 透明基板 104 半导体层 110~金属插塞 U6 金属悍盘1021 第一表面；106 感光元件； 112 层间介电层; 118 阻焊膜；1022 第二表面； 108 层间介电层； 114 金属插塞； 120 焊料球体；130 集成电路封装体'具体实施方式
接下来以实施例并配合附图来详细说明本发明，在附图或描述中，相似 或相同部分使用相同的符号。在附图中，实施例的形状或厚度可扩大，以简 化或是方便标示。附图中元件部分将以描述进行说明。可了解的是，未描绘 或描述的元件，可以是具有各种本领域技术人员所知的形式。此外，当叙述 一层位于基材或是另一层上时，此层可直接位于基材或是另一层上，或是其 间亦可以有中介层。图2A-图2E显示本发明实施例的制作集成电路封装体的剖面图。如图 2A所示，提供具有第一表面1021及第二表面1022的透明基板102，也可以 称为盖板。上述透明基板102优选可以是玻璃或例如是聚酯(polyester)的高分 子材料。上述第一表面1021可作为后续形成的集成电路封装体的入光面。在图2A中，接着，沉积半导体层104于透明基板102的第二表面1022 上方。在实施例中，形成上述半导体层104的方式可以是低温(lowtemperature) 的化学气相沉积(chemical vapor deposition; CVD)法，例如介于500°O800°C之间的温度。上述半导体层104优选可以是多晶硅(polysilicon)的沉积层。当 然，上述半导体层104也可以是硅锗(SiGe)、砷化镓(GaAs)或其它合适的半 导体材料的沉积层。在实施例中，半导体层104的厚度可以是介于0.1 10微米()jm)之间，优 选厚度可以是3微米。值得注意的是，上述半导体层104同时作为后续形成 的感光元件的基底，以及入射至集成电路封装体内的光线的路径。因此，半 导体层104的厚度不可过厚或过薄，以同时满足上述两个目的。据此，半导 体层的厚度以满足上述的目的为主，而上述半导体层104的厚度仅用以说明 可具体实施的例子，并不用以限制本发明。如图2B所示，接着，形成感光元件(photosensitive device) 106于半导体 层104的上方。在实施例中，上述感光元件106可以是通过现有互补式金属 氧化物半导体(complementary metal oxide semiconductor; CMOS)元件的制造 工艺形成。为了简化说明，在此并不赘述。在形成上述感元件106后，接着，利用例如化学气相沉积法，形成例如 是氧化层的层间介电层(inter-layer dielectric ILD)108于透明基板102上，且 覆盖上述感光元件106，如图2B所示。在图2C中，形成金属插塞110于上述层间介电层108之中，以电连接 感光元件106。在实施例中，形成上述金属插塞110的方式可以是，利用光 刻及蚀刻工艺，图案化层间介电层108，以形成开口，且暴露感光元件106。 接着，通过例如电化学沉积(electrical chemical deposition; ECD)、溅镀 (sputtering)、蒸镀(evaporation)或其它合适的方式，沉积例如是铜(copper)、 铝(aluminum)或钨(tungsten)的金属层于透明基板102的表面上，且覆盖层间 介电层108。然后，进行化学机械研磨(chemical mechanical polishing; CMP) 步骤，去除多余的金属层，以形成金属插塞110于层间介电层108之中。值得注意的是，集成电路封装体的入光面与金属插塞设置于相反的方 向，也就是说，金属插塞是形成于非入光面(背光面)，从而可增加设计金属 插塞的弹性。如图2C所示，覆盖层间介电层112于透明基板102的上方后，接着， 形成金属插塞114于上述层间介电层112之中，且电连接金属插塞110。形 成金属插塞114的方式可以是与上述金属插塞110的方式相似，因此，并不再赘述。在另一实施例中，也可以是沉积层间介电层108、 112于透明基板102 上方之后，接着，利用双镶嵌(dualdamascene)工艺，分别形成金属插塞110、 114于层间介电层108、 112之中。又如图2C所示，形成例如是铜的金属焊盘116于层间介电层112的上 方，以电连接金属插塞114。然后，涂布阻焊膜118于层间介电层112的上 方，且覆盖上述金属焊盘116。在图2D中，形成焊料球体120于金属焊盘116的上方，以电连接感光 元件106。在实施例中，先利用光刻的方式，图案化上述阻焊膜118，以暴 露金属焊盘116的表面。之后，涂布焊料于暴露的金属焊盘116上，再进行 回焊步骤，以形成焊料球体120于金属焊盘116上方。上述焊料优选可以是 焊锡材料。最后，利用切割刀片，沿着个别晶粒的预切割线，切割成个别晶粒，以 完成集成电路封装体130，如图2E所示。在图2E中，显示本发明实施例的集成电路封装体130。如图2E所示， 光线(如图2E的箭头)穿过透明基板102的第一表面1021进入集成电路封装 体130中，且经由透明基板102及半导体层104至感光元件106。接着，感 光元件106会产生信号，且通过金属插塞110、 114将该信号传递至焊料球 体120，再传递至外部电路。由此可知，在上述集成电路封装体中，焊料球体可通过金属插塞直接连 接感光元件传递信号，而不需通过额外形成的金属焊盘，因此，可节省制作 成本。再者，由于上述集成电路封装体可不使用承载基板及硅基底，因此， 也可以薄化集成电路封装体的体积。图3显示根据本发明实施例的制作集成电路封装体的流程图。首先，提 供透明基板，如步骤S5。接着，形成半导体层于透明基板上，如步骤SIO。 然后，形成感光元件于半导体层上，如步骤15。之后，形成金属插塞于透明 基板上方，且电连接感光元件，如步骤S20。接着，形成焊料球体，且通过 金属插塞电连接感光元件，如步骤S25。最后，利用切割刀片，沿着个别晶 粒的预切割线，切割成个别晶粒，以完成集成电路封装体。值得注意的是，由于感光元件的感光部位与入光面的半导体层接触，也就是说金属插塞形成于非入光面，使得后续形成的金属插塞不需避开感光部 位制作，因此，可增加金属插塞的制造工艺容许度。另外，感光元件的感光 部分与金属插塞设置于相反面(金属插塞设置于非入光面)，在形成金属插塞 后，可重新布局焊料球体的位置，因此，也可以增加焊料球体的制作空间。再者，由于可直接将感光元件设置于透明基板上的半导体层上，而不需 要额外工艺，例如粘合及刻痕等步骤，因此，也可以縮短制作流程，进而降 低制作成本。另外，由于传递信息的金属插塞制作于集成电路封装体内，因 此，可避免因切割步骤所导致的导电层损坏的问题，进而提高生产合格率。虽然本发明已以优选实施例公开如上，然其并非用以限制本发明，本领 域技术人员在不脱离本发明的精神和范围内，当可作些许变更与修饰，因此 本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.一种集成电路封装体，包含透明基板，具有第一表面及第二表面；半导体层，形成于该透明基板的第二表面上；感光元件，形成于该半导体层上；金属插塞，形成于该透明基板的第二表面上，且电连接于该感光元件；以及焊料球体，形成于该透明基板的第二表面上，且电连接该金属插塞。
2. 如权利要求1所述的集成电路封装体，其中该半导体层包含硅、砷化 镓或硅锗材料。
3. 如权利要求1所述的集成电路封装体，其中该半导体层的厚度介于 0.1-10微米之间。
4. 如权利要求1所述的集成电路封装体，还包含层间介电层，形成于该 半导体层上，且围绕该金属插塞。
5. 如权利要求1所述的集成电路封装体，还包含金属焊盘，形成于该透明基板的第二表面上，且电连接该金属插塞；以及阻焊膜，覆盖于该金属焊盘的上方。
6. 如权利要求5所述的集成电路封装体，其中该焊料球体形成于该金属 焊盘上。
7. 如权利要求1所述的集成电路封装体，其中集成电路封装体的入光面 与设置的金属插塞呈现相反的方向。
8. —种集成电路封装体的制作方法，包括-提供透明基板，其具有第一表面及第二表面； 形成半导体层于该透明玻璃基板的第二表面上； 形成感光元件于该半导体层上；形成金属插塞于该透明基板的第二表面上，且电连接该感光元件；以及 形成焊料球体于该透明基板的第二表面上，且电连接该金属插塞。
9. 如权利要求8所述的集成电路封装体的制作方法，其中该半导体层由 低温的化学气相沉积法形成。
10.如权利要求9所述的集成电路封装体的制作方法，其中形成该半导 体层的温度范围介于500。C 800。C之间。
全文摘要
本发明提供一种集成电路封装体及其制作方法。上述集成电路封装体包含透明基板，具有第一表面及第二表面；半导体层，形成于该透明基板的第二表面上；感光元件，形成于该半导体层上；金属插塞，形成于该透明基板的第二表面上，且电连接于该感光元件；以及焊料球体，形成于该透明基板的第二表面上，且电连接该金属插塞。在上述集成电路封装体中，由于可直接将感光元件设置于透明基板上的半导体层上，而不需要额外工艺，例如粘合及刻痕等步骤，因此，可缩短制作流程，进而降低制作成本。
文档编号H01L21/70GK101330088SQ20071011202
公开日2008年12月24日 申请日期2007年6月21日 优先权日2007年6月21日
发明者李柏汉 申请人:精材科技股份有限公司