专利名称：薄膜晶体管及其制造方法与应用其的液晶显示面板的制作方法
技术领域：
本发明是有关于一种薄膜晶体管及其制造方法与应用其的液晶显示面板， 且特别是有关于一种具有多层结构的源极及漏极金属化层的薄膜晶体管及其 制造方法与应用其的液晶显示面板。
背景技术：
随着液晶显示面板(Liquid Crystal Display p匿l， 1XD p譜l)制作 技术快速的进步，以及其具有重量轻、体积小、低耗电量及低幅射线等优点， 使得液晶显示面板大量地被应用于个人数位助理器(Personal Digital Assistant, PDA)、笔记型电脑、数位相机、行动电话、电脑屏幕及平面电视 等各式电子产品中。再加上业界积极的投入研发以及采用大型化的生产设备， 使液晶显示面板的品质不断提升，且价格持续下降，因此使得液晶显示面板的 应用领域迅速扩大。
传统应用薄膜晶体管的液晶显示面板是利用五道光罩制程制造。首先，利 用第一道光罩制程形成栅极于玻璃基板上。接着，利用第二道光罩制程形成栅 极绝缘层、硅半导体层及n+掺杂硅层覆盖于栅极上。其次，于第三道光罩制程 中形成源极区及漏极区。再者，执行第四道光罩制程以形成保护层于覆盖于0+ 掺杂硅层及硅半导体层上。最后，执行第五道光罩制程形成像素电极于保护层 上，像素电极借由保护层的接触孔(contact hole)电性接触漏极区。
一般而言，形成源极区及漏极区的制程步骤中，是将单层或多层结构的金 属层沉积于n+掺杂硅层上，并且利用湿式蚀刻方式，依照光阻层的图案湿式蚀 刻金属层，接着再利用干式蚀刻将半导体层蚀刻出通道区，同时形成源极区及 漏极区于通道区的两侧。请参照图l ，其绘示传统制程中依照光阻层的图案 蚀刻出通道区后的薄膜晶体管的剖面图。薄膜晶体管10包括栅极12、栅极绝 缘层13、硅半导体层14、 n+掺杂硅层15及金属层16。栅极12是设置于且部
分覆盖于玻璃基板11上，栅极绝缘层13设置于玻璃基板11上且覆盖于栅极
12。硅半导体层14、 n+掺杂硅层15及金属层16是依序设置于栅极绝缘层13 上。在制程中进行蚀刻步骤时，首先是形成光阻层PR于金属层16上，光阻层 PR具有开口W，此开口W具有宽度DO。 一般而言此宽度D0实质上即为欲得到 的通道宽度。然而，由于湿式蚀刻为等向性(isotropic)的蚀刻方式，在蚀 刻金属层16时容易在光阻层PR下方发生底切(undercutting)的现象，使得 金属层16蚀刻后形成的开口宽度大于光阻层PR的开口 W的宽度D0，进一步导 致干式蚀刻n+掺杂硅层15及硅半导体层14所形成的通道区宽度失真。如图1 所示，蚀刻后通道区的宽度D1大于光阻层PR开口 W的宽度D0。较宽的通道区 是导致薄膜晶体管漏电流值增加、开/关电流比降低等问题，此外更降低了开 关响应时间，并且增加了显示画面杂讯，整体来说影响了液晶显示面板的显示 品质。
发明内容
本发明是为了克服现有技术存在的上述问题而提供的一种可于制程中有 效控制薄膜晶体管的通道宽度、进一步维持薄膜晶体管的制程品质的、并使制 造成本降低的薄膜晶体管及其制造方法与应用其的液晶显示面板。
根据本发明的一方面，提出一种薄膜晶体管，包括一栅极、 一栅极绝缘层、 一半导体层以及一源极及漏极金属化层。栅极设置于一基板上，栅极绝缘层设 置于基板上且覆盖栅极。半导体层设置于栅极绝缘层上并且包括一硅层 (silicon layer)及一掺杂层。硅层位于栅极绝缘层上，掺杂层位于硅层上 的两侧，且掺杂层的下表面与硅层接触。位于硅层两侧的掺杂层的侧面是两两 相对。源极及漏极金属化层位于半导体层的两侧，并且包括一第一导体层、一 第二导体层及一第三导体层。第一导体层设置于掺杂层上，且第一导体层的下 表面与掺杂层上表面完全接触无暴露处。第二导体层设置于第一导体层上，且 第一导体层的上表面部分暴露出第二导体层。第三导体层设置于第二导体层 上，且第三导体层的下表面与第二导体层的上表面完全接触无暴露处。
根据本发明的另一方面，提出一种薄膜晶体管的制造方法。首先，依序形 成一栅极及一栅极绝缘层于一基板上，栅极绝缘层是覆盖栅极。其次，形成一
半导体层覆盖于栅极绝缘层上。接着，形成一具三层结构的源极及漏极金属化 层覆盖于半导体层上。再来，依照一图案湿式蚀刻部分源极及漏极金属化层。 然后，依照所述图案干式蚀刻剩余的源极及漏极金属化层以及部分的半导体 层。
根据本发明的再一方面，提出一种液晶显示面板，包括多条扫瞄线、多条 数据线以及阵列式排列的多个薄膜晶体管。每一薄膜晶体管包括一栅极、 一栅 极绝缘层、 一半导体层及一源极及漏极金属化层。栅极设置于基板上且电性连 接于其中一条扫瞄线，栅极绝缘层设置于基板上且覆盖栅极。半导体层设置于
栅极绝缘层上并且包括一硅层及一掺杂层。硅层于栅极绝缘层上，掺杂层位于 硅层上的两侧，且掺杂层的下表面与硅层接触。位于硅层两侧的掺杂层的侧面 是两两相对。源极及漏极金属化层位于半导体层的两侧， 一侧的源极及漏极金 属化层是电性连接于其中一条数据线。源极及漏极金属化层包括一第一、 一第 二及一第三导体层。第一导体层设置于半导体层上，且其下表面与掺杂层的上 表面完全接触无暴露处。第二导体层设置于第一导体层上，且其上表面部分暴 露出第二导体层。第三导体层设置于第二导体层上，且其下表面与第二导体层 的上表面完全接触无暴露处。
本发明由于采用了以上的技术方案，利用不同方式蚀刻多层结构的源极及 漏极金属化层，因此，在不显著增加成本的条件下，可于制程中有效控制薄膜 晶体管的通道宽度，进一步维持薄膜晶体管的制程品质，并且具有不需增购制 程设备、可相容于传统制程的优点。
为让本发明的上述内容能更明显易懂，下文特举较佳的实施例，并配合所 附图式，作详细说明如下
图1 绘示是传统制程中依照光阻层的图案蚀刻出通道区后的薄膜晶体 管的剖面图2绘示是依照本发明较佳实施例的液晶显示面板的部分示意图； 图3绘示是图2中一薄膜晶体管的剖面图4绘示是依照本发明较佳实施例的薄膜晶体管的制造方法的流程图5A绘示是栅极及栅极绝缘层形成于基板上的示意图； 图5B绘示是半导体层形成于图5A的栅极绝缘层上的示意图； 图5C绘示是源极及漏极金属化层形成于图5B的半导体层上的示意图； 图5D绘示是光阻层形成于图5C的源极及漏极金属化层上的示意图； 图5E绘示是湿式蚀刻图5D的源极及漏极金属化层后的示意图；以及 图5F绘示是干式蚀刻图5E的源极及漏极金属化层以及半导体层后的 示意图。
图中主要元件符号说明如下 10、 100:薄膜晶体管 11:玻璃基板
12、 17:栅极
13、 19:栅极绝缘层 14:硅半导体层
15: n+掺杂硅层 16:金属层 20:半导体层 22:硅层 24:掺杂层
24a: —侧的掺杂层
24b:另一侧的掺杂层
30:源极及漏极金属化层
30a: —侧的源极及漏极金属化层
30b:另一侧的源极及漏极金属化层
32:第一导体层
34:第二导体层
36:第三导体层
100:薄膜晶体管
110:基板
130:扫瞄线 150:数据线 170:像素电极 200:液晶显示面板 C:通道区 D0、 Dl:宽度 P:像素区域 PR:光阻层 W:开口
具体实施例方式
请参照图2，其绘示依照本发明较佳实施例的液晶显示面板的部分示意图。
液晶显示面板200包括一基板110、多条扫瞄线130、多条数据线150以及阵 列式排列的多个薄膜晶体管100。这些扫瞄线130及这些数据线150均设置于 基板110上，且这些数据线150实质上正交于这些扫瞄线130。请同时参照图 3，其绘示图2中一薄膜晶体管的剖面图。每一薄膜晶体管100包括一栅极17、 一栅极绝缘层19、 一半导体层20及一源极及漏极金属化层(source/drain metallization layer) 30。栅极17设置于基板110上且电性连接于一条扫瞄 线130 (如图2所绘示)。栅极绝缘层19设置于基板110上且覆盖栅极17。 半导体层20设置于栅极绝缘层19上，并且具有一通道区C实质上对应于栅极 17上方。半导体层20包括一硅层22 (silicon layer)及一掺杂层24。硅层 22于栅极绝缘层19上，掺杂层24位于硅层22上的两侧，掺杂层24的下表面 与硅层22接触，且位于硅层22两侧的掺杂层24的侧面是两两相对。源极及 漏极金属化层30位于半导体层20的两侧， 一侧的源极及漏极金属化层30a是 电性连接于一条数据线150 (如图2所绘示)。源极及漏极金属化层30包括一 第一导体层32、 一第二导体层34及一第三导体层36。第一导体层32设置于 掺杂层24上，第一导体层32的下表面与掺杂层24的上表面完全接触无暴露 处。第二导体层34设置于第一导体层32上，第一导体层32的上表面是部分 暴露出第二导体层34。第三导体层36设置于第二导体层34上，第三导体层 36的下表面与第二导体层34的上表面完全接触无暴露处。
更进一步来说，每两相邻的扫瞄线130及每两相邻的数据线150间是形成
一像素区域P，而每一薄膜晶体管IOO是位于对应的像素区域P中。另外，液 晶显示面板更包括多个像素电极170，每一像素电极170亦位于对应的像素区 域P中。且每一薄膜晶体管100中另一侧的源极及漏极金属化层30b是电性连 接于同一像素区域P内的像素电极170。于液晶显示面板200中，这些扫瞄线 130依序致能位于同一横列的薄膜晶体管100，并且由这些数据线150输入数 据电压予薄膜晶体管100来进行画面的显示。
这些薄膜晶体管100是依照本发明较佳实施例的薄膜晶体管的制造方法形 成。以下是以形成一个薄膜晶体管100的制造方法为例，辅以图4及图5A至 图5F进行说明。图4绘示依照本发明较佳实施例的薄膜晶体管的制造方法的 流程图；图5A绘示栅极及栅极绝缘层形成于基板上的示意图；图5B绘示半导 体层形成于图5A的栅极绝缘层上的示意图；图5C绘示源极及漏极金属化层形 成于图5B的半导体层上的示意图；图5D绘示光阻层形成于图5C的源极及漏 极金属化层上的示意图；图5E绘示湿式蚀刻图5D的源极及漏极金属化层后的 示意图；图5F绘示干式蚀刻图5E的源极及漏极金属化层以及半导体层后的示 意图。
本实施例的制造方法首先进行形成栅极17及栅极绝缘层19的步骤。如步 骤410以及图5A所示，依序形成栅极17及栅极绝缘层19于基板110上，栅 极17仅覆盖部分的基板110，而栅极绝缘层19是覆盖于栅极17上。栅极17 常见的材质例如是铝或铜等单一导电金属结构，然而本实施例中栅极17亦可 采用多层结构，例如钛/铝/钛的多层金属结构。其次，栅极绝缘层19常见的 材质例如是氮化硅(silicon nitride)，其他现有的高介电常数材料均可应 用于此。
其次，如步骤430所示，形成半导体层20于栅极绝缘层19上。本实施例 中，半导体层20包括一硅层22及一掺杂层(doping layer) 24，如图5B所 示。硅层22例如是一非晶硅层(amorphous silicon layer)，且覆盖于栅极 绝缘层19上，掺杂层24例如是一n+掺杂硅层，其是覆盖于硅层22上。
接着进行步骤450，形成源极及漏极金属化层30覆盖于半导体层20上。 本实施例中，形成源极及漏极金属化层30的步骤更包括下述步骤。首先，形
成第一导体层32覆盖于半导体层20上。于本实施例中，此第一导体层32是 沉积于掺杂层24上，且沉积的厚度例如为大约250 A (angstrom)，其材质例 如包括钛(titanium)、氮化钛(titanium nitride)或鸽(tungsten)。其 是用以提供源极及漏极金属化层30于半导体层20上良好的黏附性。其次，形 成第二导体层34于第一导体层32上。本实施例中第二导体层34的厚度例如 为大约1500 5000 A，其材质例如包括铜(c叩per)或铝(aluminum)，利用 材质的良好导电性来降低薄膜晶体管100的RC时间延迟。然后，形成第三导 体层36于第二导体层34上。本实施例中第三导体层36的厚度例如为大约350 A，其材质例如包括钼(molybdenum)，使得源极及漏极金属化层30与后方制 程的半导体材质间形成良好的欧姆接触面(ohmic contact)。
实际应用上，形成前述的源极及漏极金属化层30之后，接着于源极及漏 极金属化层30上形成具有一图案(pattern)的一光阻层PR。如图5D所示， 此光阻层具有一开口 W实质上对应于栅极17上方。
依照本实施例的薄膜晶体管的制造方法接着进行步骤470，依照光阻层PR 的图案湿式蚀刻(wet etching)部分源极及漏极金属化层30。如图5E所示， 于本实施例的湿式蚀刻步骤中，是将第一导体层32作为蚀刻终点进行蚀刻， 移去位于开口 W下方的第三导体层36及第二导体层34。进行湿式蚀刻之后， 第三导体层36的下表面与第二导体层34的上表面完全接触无暴露处。
完成湿式蚀刻的步骤后，接着执行步骤490，依照此图案干式蚀刻(dry etching)剩余的源极及漏极金属化层30，并且接着干式蚀刻部分半导体层20。 如图5F所示，本实施例的干式蚀刻步骤中，是将对应于开口 W处的第一导体 层32移除，同时移除对应于开口 W处的掺杂层24以及部分的硅层22，如此一 来是可确保对应于开口 W两侧的掺杂层24相互隔开。经过干式蚀刻之后，第 一导体层32的上表面部分暴露出第二导体层34外，且第一导体层32的下表 面与掺杂层24的上表面完全接触无暴露处。本实施例中，步骤490是可利用 传统干式蚀刻半导体层20的机台进行，不需新增蚀刻机台。再者，由于第一 导体层32具有此些导体层32、 34及36中的最小厚度，是可降低第一导体层 32对于半导体层20蚀刻率的影响。
进行前述两蚀刻步骤之后，对应于开口 W两侧的掺杂层24a及24b是形成
薄膜晶体管100的源极区以及漏极区，而对应于开口 W两侧的源极及漏极金属
化层30a及30b则分别形成源极电极层以及漏极电极层。再者，对应两侧掺杂 层24a及24b的间的硅层22是形成通道区C。由于第一导体层32未进行湿式 蚀刻，且其覆盖于掺杂层24上，是可避免通道区C长度受到湿式蚀刻第三及 第二导体层36及34时，因底切现象(undercutting)导致蚀刻精确度降低的 影响，使得半导体层20蚀刻的宽度实质上相等于开口 W的宽度，确保了薄膜 晶体管IOO具有预定的通道区C长度。
另外，于本实施例中，第三导体层36及第二导体层34是利用湿式蚀刻的 方式移除，第一导体层32是利用干式蚀刻的方式移除。然于另一实施例中， 第三导体层36是利用湿式蚀刻的方式移除，第二导体层34及第一导体层32 是利用干式蚀刻的方式移除。凡利用不同蚀刻方式蚀刻源极及漏极金属化层30 中的多个材料层的方式，均为本发明所包含的范围。
于上述步骤490之后，本实施例的制造方法更包括移除光阻层PR的步骤， 以便进行后方的制程步骤。移除光阻层PR后即完成如图3所绘示，依照本发 明较佳实施例的薄膜晶体管100。
上述依照本发明较佳实施例所揭露的薄膜晶体管及其制造方法与应用其 的液晶显示面板，利用湿式蚀刻的方式蚀刻第三及第二导体层，并且利用第一 导体层覆盖于半导体层上的方式，依照光阻层的图案进行干式蚀刻。如此一来， 即便湿式蚀刻第三及第二导体层时因侧向蚀刻发生底切的现象，仍可确保蚀刻 半导体层形成通道区时的精确度，提升了制程的品质。其次，借由在制程中良 好地控制通道区的宽度，可避免因通道长度增加导致各种晶体管品质下降的问 题。再者，由于本实施例中的湿式蚀刻及干式蚀刻步骤是利用原有制程中的湿 式及干式蚀刻机台进行，不需另行添购额外的蚀刻机台，除了不会增加制程成 本外，更不需大幅改变制程步骤，且亦可相容于原有的薄膜晶体管结构以及制 程技术。
综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本 发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围 内，当可作各种的更动与润饰。因此，本发明的保护范围以权利要求书中范围 所界定的为准。
权利要求
1. 一种薄膜晶体管，其特征在于，包括一栅极，设置于一基板上；一栅极绝缘层，设置于所述基板上且覆盖所述栅极；一半导体层，设置于所述栅极绝缘层上，所述半导体层包括一硅层，设于所述栅极绝缘层上；及一掺杂层，位于所述硅层上的两侧，其中所述掺杂层的下表面与所述硅层接触，位于所述硅层两侧的所述掺杂层的侧面是两两相对；以及一源极及漏极金属化层，位于所述半导体层的两侧，并且包括一第一导体层，设置于所述掺杂层上，所述第一导体层的下表面与所述掺杂层上表面完全接触无暴露处；一第二导体层，设置于所述第一导体层上，所述第一导体层的上表面部分暴露出所述第二导体层；及一第三导体层，设置于所述第二导体层上，所述第三导体层的下表面与所述第二导体层的上表面完全接触无暴露处。
2. 如权利要求1所述的薄膜晶体管，其特征在于，所述第二导体层的厚 度及所述第三导体层的厚度均大于所述第一导体层的厚度。
3. 如权利要求2所述的薄膜晶体管，其特征在于，所述第一导体层的厚 度大约为250 A。
4. 如权利要求2所述的薄膜晶体管，其特征在于，所述第二导体层的厚 度大约为1500 5000 A。
5. 如权利要求2所述的薄膜晶体管，其特征在于，所述第三导体层的厚 度大约为350 A。
6. 如权利要求1所述的薄膜晶体管，其特征在于，所述第一导体层的材 质包括钛、氮化钛或钨，所述第二导体层的材质包括铝或铜，所述第三导体层 的材质包括钼。
7. —种薄膜晶体管的制造方法，其特征在于，包括 依序形成一栅极及一栅极绝缘层于一基板上，所述栅极绝缘层覆盖所述栅极；形成一半导体层覆盖于所述栅极绝缘层上；形成一源极及漏极金属化层覆盖于所述半导体层上，所述源极及漏极金属化层具三层结构；依照一图案湿式蚀刻部分所述源极及漏极金属化层；以及 依照所述图案干式蚀刻剩余的所述源极及漏极金属化层及部分的所述半导体层。
8. 如权利要求7所述的制造方法，其特征在于，形成所述源极及漏极金 属化层的步骤还包括形成一第一导体层于所述半导体层上，所述第一导体层的材质包括钛、氮 化钛或钨；形成一第二导体层于所述第一导体层上，所述第二导体层的材质包括铜或 铝；及形成一第三导体层于所述第二导体层上，所述第三导体层的材质包括钼。
9. 如权利要求8所述的制造方法，其特征在于，形成所述半导体层的步 骤还包括形成一硅层覆盖于所述栅极绝缘层上；及 形成一掺杂层覆盖于所述硅层上。
10. 如权利要求9所述的制造方法，其特征在于，于湿式蚀刻的步骤中是 依照所述图案蚀刻所述第三导体层及所述第二导体层。
11. 如权利要求10所述的制造方法，其特征在于，于干式蚀刻的步骤中 是依照所述图案蚀刻所述第一导体层、所述掺杂层及部分的所述硅层。
12. 如权利要求9所述的制造方法，其特征在于，于湿式蚀刻的步骤中是 依照所述图案蚀刻所述第三导体层。
13. 如权利要求12所述的制造方法，其特征在于，于干式蚀刻的步骤中 是依照所述图案蚀刻所述第二导体层、所述第一导体层、所述掺杂层及部分的 所述硅层。
14. 如权利要求7所述的制造方法，其特征在于，于形成所述源极及漏极 金属化层的步骤后，所述方法还包括形成一光阻层于所述源极及漏极金属化层上，所述光阻层具有所述图案。
15. 如权利要求14所述的制造方法，其特征在于，于干式蚀刻的步骤后， 所述方法还包括移除所述光阻层。
16. —种液晶显示面板，其特征在于，包括 一基板；数条扫瞄线，设置于所述基板上；数条数据线，设置于所述基板上且实质上正交于所述各扫瞄线；以及 阵列式排列的数个薄膜晶体管，各所述薄膜晶体管包括一栅极，设置于所述基板上且电性连接于所述各扫瞄线中的一条； 一栅极绝缘层，设置于所述基板上且覆盖所述栅极； 一半导体层，设置于所述栅极绝缘层上，所述半导体层包括 一硅层于所述栅极绝缘层上；及一掺杂层，位于所述硅层上的两侧，所述掺杂层的下表面与所述 硅层接触，位于所述硅层两侧的所述掺杂层的侧面是两两相对；及一源极及漏极金属化层，位于所述半导体层的两侧， 一侧的所述源极 及漏极金属化层是电性连接于所述各数据线中的一条，所述源极及漏极金属化 层包括一第一导体层，设置于所述掺杂层上，所述第一导体层的下表面 与所述掺杂层的上表面完全接触无暴露处；一第二导体层，设置于所述第一导体层上，所述第一导体层的上 表面部分暴露出所述第二导体层；及一第三导体层，设置于所述第二导体层上，所述第三导体层的下 表面与所述第二导体层的上表面完全接触无暴露处。
17. 如权利要求16所述的液晶显示面板，其特征在于，所述第二导体层 的厚度及所述第三导体层的厚度均大于所述第一导体层的厚度。
18. 如权利要求17所述的液晶显示面板，其特征在于，所述第一导体层 的厚度大约为250 A。
19. 如权利要求17所述的液晶显示面板，其特征在于，所述第二导体层 的厚度大约为1500 5000 A。
20. 如权利要求17所述的液晶显示面板，其特征在于，所述第三导体层 的厚度大约为350 A。
21. 如权利要求16所述的液晶显示面板，其特征在于，所述第一导体层 的材质包括钛、氮化钛或钨，所述第二导体层的材质包括铝或铜，所述第三导 体层的材质包括钼。
全文摘要
本发明公开了一种薄膜晶体管及其制造方法与应用其的液晶显示面板。薄膜晶体管包括一栅极、一栅极绝缘层、一半导体层以及一源极及漏极金属化层。栅极及栅极绝缘层设置于一基板上，栅极绝缘层是覆盖栅极。半导体层设置于栅极绝缘层上。源极及漏极金属化层位于半导体层两侧，并且包括一第一导体层、一第二导体层及一第三导体层，各导体层依序设置于半导体层上。第一导体层的下表面与半导体层上表面完全接触无暴露处。第一导体层的上表面部分暴露出第二导体层。第三导体层的下表面与第二导体层的上表面完全接触无暴露处。可于制程中有效控制薄膜晶体管的通道宽度，进一步维持薄膜晶体管的制程品质，并具有不需增购制程设备、可相容于传统制程的优点。
文档编号H01L29/423GK101388413SQ20071015424
公开日2009年3月18日 申请日期2007年9月10日 优先权日2007年9月10日
发明者蔡桂泽, 许博文 申请人:奇美电子股份有限公司