专利名称：电子冷却装置、图像传感器及其制造方法
技术领域：
本发明涉及一种电子冷却装置及其制造方法。
背景技术：
像微处理器这样的集成电路(IC)装置设计为以极高速运行。因此，在 运行时IC装置本身会产生大量的热。为了满足对动态随机存取存储器 (DRAM)装置或者中央处理单元(CPU)的高速性能的要求，要在IC装 置中使用高速输入/输出电路，因而会产生更大量的热。因此，进行了很多研 究力图减少发热。
半导体中电子信号的载流子包括电子和空穴等。通常，随着温度的上升， 载流子的浓度会迅速增加。由于温度造成的载流子的浓度增加是控制装置运 行的主要限制因素。
为了减少载流子的热限制，在计算机等设备的内部可安装散热片和/或风 扇，以降低或驱散电子装置内产生的热。
发明内容
本发明的实施例提供一种电子冷却装置及其制造方法，该电子冷却装置 能够有效降低和/或驱散集成电路内产生的热。
在一个实施例中，制造电子冷却装置的方法可包括步骤在半导体衬底
上形成绝缘层；在所述绝缘层上形成第一硅化物层和第二硅化物层；在第一 硅化物层和第二硅化物层上均形成p型半导体和n型半导体，使得所述p型 半导体和n型半导体相互分离；在所述p型半导体和n型半导体上形成第一
介电层，并暴露所述n型半导体和p型半导体的上表面；在所述第一硅化物 层的n型半导体和所述第二硅化物层的p型半导体上形成第三硅化物层；在 所述第三硅化物层上形成第二介电层；以及蚀刻所述第二介电层和第一介电 层，形成接触孔，所述接触孔暴露所述第一硅化物层和第二硅化物层的上表 面。
在另一实施例中， 一种制造可冷却图像传感器的方法可包括步骤在第 一导体和第二导体上均形成多对p型半导体本体和n型半导体本体，使得多
对p型半导体本体和n型半导体本体中的各对p型半导体本体和n型半导体 本体与其它对p型半导体本体和n型半导体本体相互分离；在所述多对p型 半导体本体和n型半导体本体上形成第一介电层；暴露所述多个n型半导体 本体和p型半导体本体的上表面；在各对p型半导体本体和n型半导体本体 的最内侧的半导体本体上形成第三导体；在所述第三导体上形成第二介电层 以形成冷却装置；以及将图像传感器连接至所述冷却装置。
在再一实施例中，电子冷却装置可包括绝缘层，位于半导体衬底上； 第一导体和第二导体，位于所述绝缘层上；多个成对p型半导体本体和n型 半导体本体，分别位于所述第一导体和第二导体上；第一介电层，位于所述 p型半导体本体与n型半导体本体之间；第三导体，将所述第一导体的n型 半导体与所述第二导体的p型半导体相连接；第二介电层，位于所述第三导 体上；以及多个接触孔，穿过所述第一层间层和第二层间层，暴露所述第一 导体和第二导体的上表面。
在又一实施例中， 一种冷却式图像传感器可包括CMOS图像传感器； 以及如上所述的电子冷却装置。
将本发明的电子冷却装置及其制造方法应用于半导体集成装置，能够驱 散或降低集成电路内产生的热，特别可以使图像传感器在高温下、在使用的 延长期内更有效地和/或热致噪声更低地运行。此外，能够有效控制由于光电 转换产生的暗电流，得到更高的放大倍数，获得清晰图像，因此能够提高 CMOS图像传感器的质量。
下面在附图和说明书中提供一个或多个实施例的细节。通过说明书、附 图以及权利要求书，其它特点将显而易见。 >
图1至图9为剖视图，用于示出制造根据本发明实施例的电子冷却装置 的示例性方法。
图10为根据本发明实施例的示例性电子冷却装置的布局图。
具体实施例方式
以下参照附图详细描述根据本发明多个实施例的电子冷却装置及其制 造方法。
图9为根据一实施例的电子冷却装置的剖视图。根据该实施例的电子冷 却装置利用珀耳帖效应，由多个p型半导体本体和多个n型半导体本体串联 构成。
参照图9，在半导体衬底10上设置有绝缘层20。作为例子，绝缘层20 可包括氧化铝层。特别地，绝缘层20的厚度范围可为10pm至30(^m。可根 据采用了该示例性冷却装置的设备的发热量来选定绝缘层20的目标厚度。 发热量越大，绝缘层20的厚度越大。
在绝缘层20上设置有第一导体30和第二导体31 (例如硅化物层)，并 且使得第一导体30和第二导体31相互分离。
在第一硅化物层30和第二硅化物层31上均设置有p型半导体本体41 和n型半导体本体42。通常，互补的半导体本体41和42成对(即每型一个) 配置在导体30和31上。这样，导体30和31上半导体本体41和42的排列 可以反转(例如，可将p型半导体本体41设置在第一硅化物层30最接近第 二硅化物层31的一端上，而n型半导体本体42可设置在p型半导体本体41 外侧)。
可通过在半导体层(例如非晶硅或多晶硅)中注入p型杂质离子来获得 p型半导体41。类似地，可通过在半导体层中注入n型杂质离子来获得n型 半导体42。
第一硅化物层30上的p型半导体41、 n型半导体42与第二硅化物层31 上的p型半导体41、 n型半导体42通过第一层间介电(ILD)层50而分离。 例如，第一 ILD层50可包括氧化物(例如二氧化硅)层。 t
在第一硅化物层30上的n型半导体42的上表面和第二硅化物层31上
的p型半导体41的上表面上设置有第三导体(例如硅化物层)60。因此， 第一硅化物层30上的n型半导体42与第二硅化物层31上的p型半导体41 优选通过第三导体60电性串联连接。
在第三硅化物层60上设置有第二ILD层70。例如，第二ILD层70可 包括氧化物(例如二氧化硅)层。通过在预定位置和/或以预定形状蚀刻第二 ILD层70和第一 ILD层50，从而在第一 ILD层50和第二 ILD层70中设置 接触孔80。也就是说，接触孔80暴露出第一硅化物层30和第二硅化物层 31各自的边缘或外侧部分。这里，接触孔80可以是单个，也可以是多个。
具有上述构造的电子冷却装置利用珀耳帖效应，并且，通过控制提供给 该电子冷却装置的电流的大小和持续时间，即使是在小型电子装置中，该电 子冷却装置也能表现出极好的冷却效果。
至于珀耳帖效应，简而言之，就是当电子从金属流入半导体时，金属中 接近费米能级的电子必定进入半导体的导带(conduction band)。因此，当 导电电子从金属移动到半导体时，它们的平均动能必定增加。附加的动能由 热量的吸收得到证明。也就是说，吸收的热量或热能增加了电子的平均动能。 假定有大量电流流过，电子的平均动能下降，就会产生热量。这样，由于电 子通过结区(junctionregion)时电子的平均动能改变，所以能够理解，根据 电流方向的不同，热量可被吸收或者产生。
只要电流流动，就会发生这种可逆的珀耳帖效应。电子冷却装置就是利 用珀耳帖效应的半导体装置。具体而言，当两种不同的导体或电荷载流子(例 如p型半导体41和n型半导体42)相互结合(例如电性结合或者电容性结 合)而后通过电流时，与这种结合形成的结区电流成比例地产生或者吸收预 定量的热。当电流沿相反方向流动时，是产生热量还是吸收热量与前述情况 相反。这种电子冷却装置的优点在于可小型化，能够在加电时立刻使集成 电路降温，能够通过连接用于简单极性转换的开关来实现冷却和发热。
CMOS图像传感器是将光学图像转换为电信号的半导体装置。CMOS图 像传感器根据在半导体衬底或者半导体衬底上形成的外延半导体层中形成 的光电二极管中出现或产生的电荷(电子-空穴对)来产生这种电信号。CMOS 图像传感器中热量越多，则其中产生的电信号中的噪声越多。CMOS菌像传 感器装置中产生的热效应非常大，在集成电路(例如微处理器和DRAM)中
产生已知的热效应。
图10为图9的示例性电子冷却装置的布局图。所示的冷却结构包括第
一导体和第二导体(未示出)、分别在其上的第一对半导体本体41、 42和 第二对半导体本体41、 42、以及将n型半导体本体42电连接到p型半导体 本体41的第三导体60，沿着冷却装置或者集成电路的一个维度(例如长度 方向或者宽度方向)延伸跨过冷却装置或者集成电路。在冷却装置或者集成 电路的另一个(与上述维度垂直的维度上平行地示出多个这样的冷却结构。 在冷却装置或者集成电路的角部或角部附近示意性地示出至焊盘(例如第一 导体和第二导体各自的暴露的边缘或外侧部分)的接触孔。通常，导体中紧 靠有n型半导体本体42的暴露的边缘或外侧部分施加正偏压，导体中紧靠 有p型半导体本体41的暴露的边缘或外侧部分施加负偏压或地电位。
图1至图9为剖视图，用于示出制造根据本发明实施例的电子冷却装置 的方法。
参照图l，在半导体衬底10上形成绝缘层20。作为例子，绝缘层20可 包括氧化铝或者由氧化铝形成，其厚度范围可为10jim至30(^m。具体而言， 考虑到例如图像传感器等装置中的发热量，发热量越大，绝缘层20越厚。
在绝缘层20上形成多晶硅层(未示出)，利用光刻工艺将多晶硅层图 案化为预定形状，从而形成相互分离的多晶硅图案(未示出)。
参照图2，在多晶硅图案上沉积金属层，然后退火以形成第一硅化物层 30和第二硅化物层31，第一硅化物层30和第二硅化物层31能够降低接触 电阻。未反应的金属(即没有转化为金属硅化物的部分)可经选择性蚀刻去 除，如现有技术所知的。当然，除了金属硅化物，也可以使用其它导电材料 (或者可层叠或堆叠的导电材料的组合)。
参照图3，在第一硅化物层30和第二硅化物层31以及暴露的绝缘层20 上形成预定厚度的另一多晶硅层40。例如，利用无杂质多晶硅或者n型或p 型杂质掺杂多晶硅形成多晶硅层40。
如果多晶硅层40包括n型掺杂多晶硅，则p型杂质可以仅注入要形成p 型半导体的区域。或者，如果多晶硅层40包括p型掺杂多晶硅，则n製杂 质可以仅注入要形成n型半导体的区域。
或者，如果多晶硅层40使用无杂质多晶硅，则可以分别将p型杂质和n型杂质注入多晶硅层40，以形成p型半导体41和n型半导体42，如图3和 图4所示。具体而言，在多晶硅层40上形成光致抗蚀剂层，然后通过曝光 和显影工艺形成第一光致抗蚀剂图案100，第一光致抗蚀剂图案100选择性 地暴露要形成p型半导体的区域，如图3所示。然后，利用第一光致抗蚀剂 图案100作为离子注入掩模，将p型杂质离子注入多晶硅层40，从而在第一 硅化物层30和第二硅化物层31上分别形成p型半导体区41 。
参照图4，将第一光致抗蚀剂图案100去除。然后在多晶硅层40上形成 另一光致抗蚀剂层，再通过曝光和显影工艺形成第二光致抗蚀剂图案200， 第二光致抗蚀剂图案200选择性地暴露要形成n型半导体的区域。
之后，利用第二光致抗蚀剂图案200作为离子注入掩模，将n型杂质离 子注入多晶硅层40，从而在第一硅化物层30和第二硅化物层31上分别形成 n型半导体区42。将第二光致抗蚀剂图案200去除后，在第一硅化物层30 和第二硅化物层31上各形成一对p型半导体41和n型半导体42。
参照图5，在多晶硅层40上形成又一光致抗蚀剂层，再通过光刻工艺形 成第三光致抗蚀剂图案300，第三光致抗蚀剂图案300暴露除了 p型半导体 41和n型半导体42之外的区域。利用第三光致抗蚀剂图案300作为蚀刻掩 模，进行蚀刻工艺，以去除多晶硅层40位于p型半导体41与n型半导体42 之间的部分。
参照图6，去除第三光致抗蚀剂图案300。经过蚀刻步骤，第一硅化物 层30和第二硅化物层31上的p型半导体41和n型半导体42全部相互分离。
参照图7，在所得到的包括p型半导体41和n型半导体42的结构上形 成第一ILD层50。通常，通过化学气相沉积(CVD)形成第一ILD层50， 化学气相沉积可以是等离子体增强化学气相沉积(PECVD)，辅以高密度等 离子体(HDP-CVD)、低压(LP)或大气压(AP)。之后，利用毯覆式蚀 刻(blanket etching)(例如回蚀)或者化学机械抛光(CMP)将第一 ILD 层50平坦化，从而暴露出p型半导体本体41和n型半导体本体42的上表 面。优选地，第一ILD层50的顶面(上表面)与p型半导体本体41和n型 半导体本体42的顶面基本上共面。 f
之后，在p型半导体41、 n型半导体42以及第一ILD层50上沉积多晶 硅层(未示出)。在多晶硅层上形成光致抗蚀剂层(未示出)，然后利用光
刻工艺将光致抗蚀剂层图案化形成光致抗蚀剂图案(未示出)。然后，利用 光致抗蚀剂图案作为蚀刻掩模来蚀刻多晶硅层，从而在第一硅化物层30上
的n型半导体42上和第二硅化物层31上的p型半导体41上形成多晶硅图 案。之后，在多晶硅图案上沉积金属层以形成能够降低接触电阻的第三硅化 物层60。第三硅化物层60将第一硅化物层30上的n型半导体42与第二硅 化物层31上的p型半导体41串联连接。对于第一硅化物层30和第二硅化 物层31，可用第三导体代替第三硅化物层60，第三导体包括任意导电材料 (或者可层叠或堆叠的导电材料的组合)。
参照图8，在所得到的包括第三硅化物层60的结构上形成第二 ILD层 70，然后进行平坦化工艺(通常通过CMP进行)。例如，第二ILD层70可 包括氧化物(例如Si02)或者由氧化物形成。
参照图9，将第一 ILD层50和第二 ILD层70 (它们堆叠在半导体衬底 10上)的边缘或外侧部分蚀刻掉，以形成多个接触孔80。例如，可通过这 样的方式来形成接触孔80:在第二ILD层70上形成光致抗蚀剂图案，然后 进行蚀刻工艺。
形成用于提供外部电压的接触孔80后，使得第一硅化物层30和第二硅 化物层31的表面暴露，从而完成电子冷却装置。之后可用导电材料(例如 铝、钨或者铜等金属)填充接触孔80。
根据本发明实施例的电子冷却装置及其制造方法，能够制造利用珀耳帖 效应的半导体电子冷却装置。在一个实施例中，该电子冷却装置与集成电路 或者图像传感器独立制作(例如就像用于临界尺寸为1拜、2 ,、 5拜或 者lOpm的装置那样，使用较低分辨率光刻术及处理设备)。之后，实质上 利用任意芯片至芯片接合(die-to-die bonding)技术将集成电路或者图像传 感器安装或接合在冷却装置上。在一个实施例中，将集成电路或者图像传感 器以及要接合在一起的冷却装置的表面进行等离子体处理(例如清洁表面和 /或增加平均表面粗糙度)，然后利用热导电粘合剂将集成电路或者图像传感 器与冷却装置接合在一起。
此外，可以将根据本发明实施例的电子冷却装置及其制造方法应用于半 导体集成装置，以驱散或降低集成电路内产生的热，特别是对于图像传感器 而言，可以使其在高温下、在使用的延长期内更有效地和/或热致噪声更低地运行。
此外，能够有效控制由于光电转换产生的如光电流这样的暗电流，从而 得到更高的放大倍数，获得清晰图像。因此，能够提高互补金属氧化物半导 体(CMOS)图像传感器的质量。
本说明书中所有对"一个实施例"、"实施例"、"示例性实施例"等 等的参考表示结合实施例说明的具体特征、结构或者特性都包括在本发明的 至少一个实施例中。说明书中不同地方出现的措辞不一定都参照同一实施 例。此外，当结合任一实施例说明具体特征、结构或者特性时，认为这些特 征、结构或者特性与其它实施例的结合处于本领域技术人员能够实现的范围 内。
虽然参照多个示例性实施例进行了说明，但应当理解，本领域技术人员 能够构思落入本发明原理的精神和范围内的各种其它变型和实施例。更具体 而言，在说明书、附图及所附权利要求书的范围之内，对于各组成部分和/ 或对象的组合排列能够作出各种变型和改型。除了各组成部分和/或排列的变 型和改型之外，各种替代性使用对于本领域技术人员来说也是显而易见的。
权利要求
1、一种制造装置的方法，包括步骤在第一硅化物层和第二硅化物层上均形成p型半导体本体和n型半导体本体，使得所述p型半导体本体和n型半导体本体相互分离；在所述p型半导体本体和n型半导体本体上形成第一介电层，并暴露所述n型半导体本体和p型半导体本体的上表面；在所述第一硅化物层上的n型半导体本体上和所述第二硅化物层上的p型半导体本体上形成第三硅化物层；在所述第三硅化物层上形成第二介电层；以及蚀刻所述第二介电层和第一介电层以形成接触孔，所述接触孔暴露所述第一硅化物层和第二硅化物层的上表面。
2、 如权利要求1所述的方法，还包括步骤在形成所述p型半导体本 体和所述n型半导体本体的步骤之前，在半导体衬底上形成绝缘层，然后在 所述绝缘层上形成所述第一硅化物层和第二硅化物层。
3、 如权利要求l所述的方法，其中，形成所述p型半导体本体和所述n 型半导体本体的步骤包括在所述第一硅化物层和第二硅化物层上形成多晶硅层；以及 在所述多晶硅层中注入杂质。
4、 如权利要求2所述的方法，其中，所述绝缘层包括氧化铝层。
5、 如权利要求2所述的方法，其中，所述绝缘层的厚度范围为10 ,至 300 (im。
6、 如权利要求3所述的方法，其中，所述多晶硅层包括n型掺杂多晶 硅，并且形成所述p型半导体本体的步骤包括在所述n型掺杂多晶硅的预定 区域中注入p型杂质。
7、 如权利要求3所述的方法，其中，所述多晶硅层包括p型掺杂多晶 硅，并且形成所述n型半导体本体的步骤包括在所述p型惨杂多晶硅的预定 区域中注入n型杂质。
8、 如权利要求1所述的方法，其中，所述第一介电层和第二介电层均 包括氧化物。
9、 一种制造可冷却图像传感器的方法，包括步骤在第一导体和第二导体上均形成多对p型半导体本体和n型半导体本 体，并使所述多对p型半导体本体和n型半导体本体中的各对p型半导体本 体和n型半导体本体与其它对p型半导体本体和n型半导体本体相互分离； 在所述多对p型半导体本体和n型半导体本体上形成第一介电层； 暴露所述n型半导体本体和p型半导体本体的上表面； 在各对p型半导体本体和n型半导体本体的最内侧的半导体本体上形成 第三导体；在所述第三导体上形成第二介电层以形成冷却装置；以及 将图像传感器连接至所述冷却装置。
10、 如权利要求9所述的方法，还包括步骤蚀刻所述第二介电层和第 一介电层以形成接触孔，所述接触孔暴露所述第一导体和第二导体的上表 面。
11、 一种电子冷却装置，包括 绝缘层，位于半导体衬底上；第一硅化物层和第二硅化物层，位于所述绝缘层上； 第一对p型半导体本体和n型半导体本体，位于所述第一硅化物层上； 第二对p型半导体本体和n型半导体本体，位于所述第二硅化物层上； 第一介电层，位于所述p型半导体本体与n型半导体本体之间； 第三硅化物层，位于所述第一硅化物层的n型半导体和所述第二硅化物 层的p型半导体上，并将所述第一硅化物层的n型半导体与所述第二硅化物层的p型半导体相连接；第二介电层，位于所述第三硅化物层上；以及多个接触孔，穿过所述第一介电层和第二介电层，暴露所述第一硅化物 层和第二硅化物层的上表面。
12、 如权利要求11所述的电子冷却装置，其中，所述绝缘层包括氧化铅层。
13、 如权利要求11所述的电子冷却装置，其中，所述绝缘层的厚度范 围为lO0nm至300 nm。
14、 如权利要求11所述的电子冷却装置，其中，所述p型半导体本体 包括p型杂质。
15、 如权利要求11所述的电子冷却装置，其中，所述n型半导体本体 包括n型杂质。
16、 如权利要求12所述的电子冷却装置，其中，各所述接触孔是单个 或者多个。
17、 如权利要求11所述的电子冷却装置，其中，所述第一介电层和第 二介电层均包括氧化物层。
18、 一种冷却式图像传感器，包括 CMOS图像传感器；以及 如权利要求11所述的电子冷却装置。
全文摘要
本发明提供一种电子冷却装置、图像传感器及其制造方法。该方法包括步骤在半导体衬底上形成绝缘层，在绝缘层上形成第一硅化物层和第二硅化物层，在第一硅化物层和第二硅化物层上均形成分离的成对p型半导体和n型半导体，在p型半导体和n型半导体上形成第一层间介电(ILD)层，暴露n型半导体和p型半导体的上表面，在第一硅化物层和第二硅化物层各自的一个半导体上形成第三硅化物层，在第三硅化物层上形成第二ILD层，及蚀刻第二ILD层和第一ILD层以形成接触孔，接触孔暴露第一硅化物层和第二硅化物层的上表面。本发明能够驱散或降低集成电路内产生的热，使图像传感器在高温下、在使用的延长期内更有效地和/或热致噪声更低地运行。
文档编号H01L35/34GK101207175SQ20071019937
公开日2008年6月25日 申请日期2007年12月20日 优先权日2006年12月20日
发明者韩昌勋 申请人:东部高科股份有限公司