专利名称：用于交叉点存储器的薄膜晶体管及其制造方法
用于交叉点存储器的薄膜晶体管及其制造方法技术领域实施例涉及用于交叉点存储器的薄膜晶体管。另 一 实施例涉及用于交叉点存储器的用作选择晶体管的氧化锌(ZnO )薄膜晶体管以及该ZnO薄膜晶 体管的制造方法。
背景技术：
正如高密度存储器近来的发展，单元结构(即单胞结构)已经发展为三 维结构。由于已经达到对于NAND闪存的物理平面缩;^丈比例限制，所以加 大了关于制造三维高密度存储器的方法的研究。近来，已经积极的研究高密度存储器(即具有交叉点存储器阵列结构的 存储器)。为了驱动高密度存储阵列，用于选择具体的单胞的选择晶体管是 必要的。如现在参考图1A和1B具体说明，在堆叠结构存储阵列中传统的 硅(Si)互补金属氧化物半导体(CMOS)晶体管很难用作选择晶体管。图1A是显示传统的交叉点存储器堆叠结构的示意透视图的图表。参考图1A,单胞包括顺序堆叠的下电极ll、 二极管结构12和存储节点 13。可在存储节点13上形成上电极14。在传统的交叉点存储器阵列结构中， 下电极11和上电极14彼此交叉。可在交叉点处形成存储节点13。该存储节 点13可以由电阻材料形成。图1A所示的该结构具有1二^ L管-1阻抗(1D-1R) 结构。在图1A所示的交叉点存储器阵列结构中，下电极11和/或上电极14可 以与选择晶体管15连接。为了从单胞读取信息或将信息写入单胞，选择晶 体管15选择具体的单胞。选择晶体管15的数量可以等于连接至单元阵列行 的字线数量。图1B是显示应用在存储阵列中的传统选择晶体管堆叠结构的截面图的 图表。参考图1B,在硅衬底101中可以形成源极102a和漏极102b。在源极 102a和漏极102b之间可以形成栅极结构。该栅极结构包括栅极绝缘层103和栅电极层104。通过外延生长，生长连接层105a和105b来形成与图1A 中所示的多层交叉点存储器阵列结构的每层对应的选择晶体管阵列可能是 困难的。如果通过通孔将下层与上层连接以制造多层选择晶体管阵列，周边 电路区域会增加几倍，降低多层结构的高密度效果。发明内容实施例涉及用于交叉点存储器的薄膜晶体管。另 一实施例涉及用于交叉 点存储器的用作选择晶体管的ZnO薄膜晶体管以及该ZnO薄膜晶体管的制 造方法。实施例涉及适合多层结构和存储器集成的用于交叉点存储器的薄膜晶 体管和该薄膜晶体管的制造方法。根据实施例，提供用于交叉点存储器的用作选择晶体管的薄膜晶体管。 该薄膜晶体管可以包括衬底、形成在部分衬底上的栅极、形成在衬底和栅极 上的栅极绝缘层、包括ZnO并形成在与栅极对应(或在之上)的栅极绝缘 层上的沟道以及接触沟道的侧面(例如相对侧面)的源纟及和漏极。沟道可由包括ZnO和选自由镓(Ga)、铟(In)、锡(Sn)、铝(Al)及 其组合构成的组中的至少一种的化合物形成。该沟道可以具有20nm到 200nm的厚度。源极或漏极可由金属或导电氧化物形成。导电氧化物可由钼(Mo)、氧 化铟锌(IZO或InZnO)及其组合形成。根据实施例，提供一种用于交叉点存储器的用作选择晶体管的薄膜晶体 管的制造方法。该方法可包括通过在部分衬底上沉积导电材料和图形化该沉 积的导电材料而形成4册极，在衬底和栅极上沉积(或形成)栅极绝缘层，通 过在该栅极绝缘层上沉积包括ZnO的沟道材料、图形化沉积的沟道材料从 而在与栅极相对应的部分栅极绝缘层上形成沟道，通过在该沟道和该栅极绝 缘层上沉积导电材料并图形化该导电材料从而形成接触沟道侧面(例如相对 的面)的源极和漏极。该沟道可通过使用包括ZnO和选自由Ga、 In、 Sn、 Al及其组合构成的 组中的至少 一种的化合物靶的溅射而形成。该沟道可通过使用ZnO和选自由Ga、 In、 Sn、 Al及其组合构成的组中 的至少一种作为靶共溅射而形成。
通过结合附随的附图的以下详细描述，可以更清楚地理解本发明的实施 例。图l-5表示在此描述的非限定的实施例。图1A是显示传统交叉点存储器堆叠结构的示意透视图的图表；图1B是显示传统选择晶体管堆叠结构的截面图的图表；图2是显示根据实施例的用于交叉点存储器的薄膜晶体管的截面表；图3A至3E是显示根据实施例的用于交叉点存储器的薄膜晶体管的制 造方法的示意表；图4是对于不同源-漏电压，栅极电压(Vg)与漏电流(Id)的关系曲 线图，从而显示根据实施例的交叉点存储器的薄膜晶体管的性能测试结果；和图5是根据实施例的用于交叉点存储器的薄膜晶体管的漏电压与漏电流 的关系曲线图。
具体实施方式
现在参考在其中示出实施例的附图更加充分地描述不同的实施例。附图 中，为了清楚可以放大层和区域的厚度。在此公开具体的说明性实施例。然而，在此详细公开的结构和功能的细 节仅仅代表描述实施例的用途。然而，本发明可以很多变形实现，并且不能 解释为仅仅限定在在此提出的实施例。因此，虽然实施例能够有多种修改和替代形式，但是其实施例通过附图 中的例子显示并且在此详细描述。然而应该理解，不旨在将实施例限定在所 公开的特定形式，而是恰恰相反，实施例覆盖落入本发明范围的所有修改、 等效、和替代。整个附图描述中同样的数字指代同样的元件。理解到，尽管术语第一、第二等可以用于描述不同的元件，这些元件不 限制于这些术语。这些术语仅用于区分一个元件与另一个元件。例如，不脱 离实施例的范围，第一元件能称作第二元件，以及类似地，第二元件能称作 第一元件。这里使用的，术语"和/或，，包括一个或多个相关列举的项目中的 任何一个或其所有组合。理解到，当一个元件称为与另一个元件"连接，，或"耦合，，时，它可以 直接地与另一个元件连接或耦合或者可以存在中间元件。相反，当一个元件 称为与另一个元件"直接连接"或"直接耦合"时，则没有中间元件存在。 用于描述元件之间关系的其它词汇以类似的方式解释(例如，"之间"与"直 接之间"、"相邻"与"直接相邻"等等)。此处使用的技术仅是为了描述特定的实施例，不能解释为对实施例的限 定。这里使用的，单数形式旨在也包括复数形式，除了文中另有清楚地指示。进一步的理解，术语"包括(comprises )"、"包括(comprising )，，、"包括 (includes)"和/或"包括(including)",当这里使用时，确定规定的特征、 整体、步骤、操作、元件和/或组分的存在，但不排除一个或多个其它特征、 整体、步骤、搡作、元件、组分和/或其组的存在。理解到，尽管在此可以使用术语第一、第二、第三等描述不同的元件、 组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不受 这些术语限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另 一个区域、层或部分。因此，在不脱离本发明的范围的情况下，下面讨论的 第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部 分。为了便于描述图中所示的一个元件或一种特征和另 一个元件或特征之 间的关系，在此可以使用空间相对术语，例如"下面"、"下方"、"下"、"上 方"、"上"及类似术语。理解到，空间相对术语包括除图中描述的方向之外 的在使用或运行中器件的不同方向。例如，如果翻转图中的器件，描述为其 它元件或特征"下方"或"下面"的元件则取向为其它元件或特征的"上方"。 因此，例如，术语"下方"可包括上方和下方两个方向。器件可以是其它的 取向(旋转90度或在其它方向观察或参考)，和因而应相应地解释这里使用 的空间相对描述。这里参考横截面视图描述实施例，该横截面视图是理想实施例(和中间 结构)的示意视图。照此，例如由于制造工艺和/或公差引起的视图形状变化 是可预期的。因此，实施例不应解释为对在此描述的区域的特殊形状的限定， 但可以包括由例如制造产生的形状偏差。例如，显示为矩形的注入区域可以 具有倒圆或曲线的特征和/或在它边缘的梯度(即注入浓度)而不是从注入区 域到非注入区域的突变。同样地，通过注入形成的掩埋区可导致在位于该掩埋区和通过其可以发生注入的表面之间的区域中的一些注入。因此，图中显 示的区域实际上是示意的，它们的形状不必显示器件区域的实际形状，并且 不限制范围。也应该注意到，在一些替代执行中，记载的功能/作用可能不以图中记载 的顺序发生。例如，根据涉及的功能/作用，连续显示的两个图事实上可以是 基本同时进行的或者有时以相反的顺序进行。除非另有定义，这里使用的所有术语(包括技术和科学术语)具有实施 例属于的领域的普通技术人员共同理解的相同的意思。可以进一步的明白， 例如在共同使用的辞典中定义的这些术语，应该解释为具有一种与在相关领 域的内容中的它们的意思一致的意思，不应解释为理想化或过度正式的意 义，除非在此明确的定义。为了更具体的描述实施例，将参考所附附图详细描述各个方面。然而， 本发明不受限于所描述的实施例。实施例涉及用于交叉点存储器的薄膜晶体管。另一实施例涉及用于交叉点存储器的用作选择晶体管的氧化锌(ZnO )薄膜晶体管以及该ZnO薄膜晶 体管的制造方法。图2是显示根据实施例的用于交叉点存储器的薄膜晶体管的截面 表。在图2中显示底栅薄膜晶体管20。然而，实施例不受限于此。参考图2,底栅薄膜晶体管20包括衬底21 、栅极23和栅极绝缘层24。 可在衬底21上形成绝缘层22。可在部分衬底21上形成栅极23。在衬底21 和栅极23上可形成该栅极绝缘层24。可在与栅极23对应的栅极绝缘层24 上形成沟道25。在沟道25和4册极绝缘层24的侧面(例如，相对面)上形成 源极26a和漏极26b。可在沟道25和栅极绝缘层24的部分侧面(例如，相 对面)上形成源极26a和漏极26b。衬底21可以是硅(Si)衬底。在衬底21上形成的绝缘层22可是热氧 化层。该热氧化层可通过热氧化该Si衬底形成。绝缘层22的厚度可小于 100nm。可使用本领域公知的绝缘材料形成栅极绝缘层24。高k介电材料(例 如氮化硅(Si3N4 ))可用于该棚-极绝缘层24。高k介电材料的介电常数可以 高于氧化硅(Si02)的介电常数。栅极绝缘层24的厚度可小于200nm。可 使用化合物薄膜形成沟道25。可通过向ZnO中加入不同金属(例如Ga、 In、 Sn、 Al或其组合)形成化合物薄膜。沟道25的厚度可为20nm到200nm。可使用金属(例如Mo、 Al、 W、 Cu或其组合)或导电氧化物(例如IZO( InZnO )、 AZO ( AlZnO)或其组合)形成源极26a和漏极26b。源极26a和漏极26b 的厚度小于100nm。根据实施例的图2中示出的薄膜晶体管可用于图1中所示的交叉点存储 器的选择晶体管。这样，对应交叉点存储器的每个字线可以形成薄膜晶体管。现在参考根据实施例的图3A至3E详细描述用于交叉点存储器的薄膜 晶体管的制造方法。参考图3A，在衬底21上可以形成绝缘层(未示出)。可使用溅射或类 似工艺在衬底21上沉积导电材料23a (例如Mo )。参考图3B，可通过图形化该导电材料23a形成栅极23。参考图3C，可通过在栅极23上沉积绝缘材料(例如Si02或Si3N4)并 且图形化沉积的绝缘材料形成栅极绝缘层24。可使用沉积方法(例如等离子 增强化学气相沉积(PECVD))沉积绝缘材料。参考图3D，可通过在栅极绝缘层24上沉积沟道材#+形成沟道25。沟道 材料可以是如上所述通过向ZnO中加入金属(例如Ga、 In、 Sn、 Al或其组 合)形成的化合物。例如，可^f吏用化合物Ga203、 In203和ZnO。在^f吏用溅射的沉积工艺中，包括锌(Zn)和至少一个选自由Ga、 In、 Sn、 Al及其组合构成的组中的金属化合物可作为单靶使用。共溅射可以使 用ZnO和至少一个选自由Ga、 In、 Sn、 Al及其组合构成的组中。例如，如 果将单靶用于溅射工艺，包括Ga2Cb、 Iri203和ZnO的化合物可用作该单靶。 Ga203 、 ln203和ZnO可以2: 2: 1的比例存在。参考图3E，可通过在沟道25和衬底21上沉积导电材料并图形化该导 电材料形成源极26a和漏极26b。源极26a和漏极26b的每一个可在沟道25 的两侧与沟道25重叠。包括沟道25及接触沟道25侧面的源极26a和漏极26b的所得堆叠结构 可以在40(TC以下(例如300°C )的温度下进行热处理。该热处理可以利用 炉子、快速热退火(RTA)装置、激光器、热板等在氮气(N2)中完成。在 沟道25和源极26a之间以及沟道25和漏极26b之间的接触表面可以通过该 热处理达到稳定。为了制造多层选择晶体管阵列，可重复上述操作。也就是，在包括沟道 25、源极26a、和漏才及26b的堆叠结构上可以形成绝纟彖材一牛。可实行在图3A-3E中显示的栅电极工艺。与传统的Si CMOS晶体管的制造方法不同，才艮据实施例的薄膜晶体管 的制造方法不需要用于Si外延生长的连接层。因为不必要注入杂质来形成 源极26a和漏极26b，所以用于活化源极26a和漏极26b的高温热处理是不 必要的。这样，由于低温(40(TC以下)热处理，存储器件的存储器件稳定 性得到提高。图4是对于不同源-漏电压，栅极电压(Vg)与漏电流(Id)的关系图， 来显示根据实施例的交叉点存储器的薄膜晶体管的性能测试结果。为了图4 的性能测试，使用200nm钼栅极和70nm沟道，该70nm沟道使用包括Ga203、 ln203、和ZnO(2: 2: 1 )的靶溅射形成。参考图4，开启(on-state )电流是1(T4A,截止(off-state )电流低于10-12A。 开启与截止的电流比值大于108。该开/关电流比值高。截止电流低。沟道迁 移率是10cm2/Vs。该栅极摆动电压是0.23V/dec。不发生滞后。如此，根据 实施例的薄膜晶体管用作用于交叉点存储器的选择晶体管。图5是根据实施例的交叉点存储器薄膜晶体管在不同栅极电压下的漏电 流与漏电压的曲线图。参考图5，如果施加栅极电压为0.1V，不管漏电压，漏电流是常数。如 果栅极电压高于5V,那么漏电流与漏电压成比例(或相关)的逐渐增加。根据实施例，包括用作沟道的ZnO的化合物薄膜不需要实质上的高温 工艺。因为杂质注入工艺不必用于形成源极和漏极，所以高温热处理不必用 于活化源极和漏极。如此，可以容易地制造薄膜晶体管而没有任何性质变化。在根据实施例的用于交叉点存储器的薄膜晶体管的制造方法中，Si外延 生长不需要连接层，以及在下薄膜晶体管的源极和漏极上沉积绝缘材料后， 可以在下薄膜晶体管上形成上薄膜晶体管，与传统的Si CMOS晶体管制造 方法不同。这样，可以容易地制造选择晶体管阵列。因为用于交叉点存储器的薄膜晶体管具有期望的迁移率和开/关电流特 性而没有滞后现象，该晶体管可更适于用作选择晶体管。因为具有1D-1R三维结构的交叉点存储器可由存储器的每层独立驱动， 周边电路结构不复杂，并且可以较容易获得高密度结构。上面所述是实施例的说明并且不解释为对它的限制。尽管已经描述了几 个实施例，本领域技术人员容易理解，在非实质上脱离新的教导和优点的情况下，在实施例中许多修改是可能的。由此，所有这样的修改都包括在如权 利要求定义的本发明的范围内。在权利要求中，方法加功能的句子旨在覆盖 在此描述的实现所引用的功能的结构，并且不仅结构上等效还是等效的结 构。因此，可以理解，前面所述是不同实施例的说明，并且不解释为对公开 的具体实施例的限制，对所公开的实施例以及其它实施例的修改包括在所附权利要求的范围内。
权利要求
1、一种薄膜晶体管，包括在部分衬底上的栅极；在该衬底和栅极上的栅极绝缘层；在该栅极之上的该栅极绝缘层上的包括氧化锌(ZnO)的沟道；接触该沟道相对侧面的源极和漏极；其中该薄膜晶体管被用作选择晶体管用于交叉点存储器。
2、 根据权利要求1的薄膜晶体管，其中该沟道由包括ZnO和从镓(Ga)、 铟(In)、锡(Sn)、铝(Al)及其组合构成的组中选择的至少一种的化合物 形成。
3、 根据权利要求2的薄膜晶体管，其中该化合物由氧化镓(Ga203 )、 氧化铟(ln203 )和ZnO形成。
4、 根据权利要求1的薄膜晶体管，其中该源极由金属或导电氧化物形成。
5、 根据权利要求4的薄膜晶体管，其中该金属是从钼(Mo)、铝(Al)、 鴒(W)、铜(Cu)及其组合构成的组中选择的至少一种，以及该导电氧化物是从氧化铟锌(InZnO)、氧化铝锌(AlZnO)及其组合构 成的组中选择的至少一种。
6、 根据权利要求1的薄膜晶体管，其中该漏极由金属或导电氧化物形成。
7、 根据权利要求6的薄膜晶体管，其中该金属是从钼(Mo)、铝(Al)、 鴒(W)、铜(Cu)及其组合构成的组中选择的至少一种，以及该导电氧化物是从氧化铟锌(InZnO)、氧化铝锌(AlZnO)及其组合构 成的组中选择的至少一种。
8、 根据权利要求1的薄膜晶体管，其中该沟道具有20nm至200nm的 厚度。
9、 一种薄膜晶体管的制造方法，包括通过在部分衬底上沉积导电材料并图形化该沉积的导电材料形成栅极； 在该衬底和该栅极上沉积棚-极绝缘层；通过在该栅极绝缘层上沉积包括氧化锌(ZnO)的沟道材料并图形化该沉积的沟道材料，在该栅极之上的部分该4册极绝缘层上形成沟道；和通过在该沟道和该栅极绝缘层上沉积导电材料并图形化该导电材料，形 成接触该沟道相对侧面的源极和漏极，其中该薄膜晶体管用作选择晶体管用于交叉点存储器。
10、 根据权利要求9的方法，其中该沟道通过使用包括ZnO和从镓(Ga )、 铟(In)、锡(Sn)、铝(Al)及其组合构成的组中选择的至少一种的化合物 草巴溅射形成。
11、 根据权利要求10的方法，其中该化合物靶包括氧化镓(Ga203 )、 氧化铟(ln203 )和ZnO。
12、 根据权利要求9的方法，其中该沟道通过使用ZnO和从镓(Ga)、 铟(In)、锡(Sn)、铝(Al)及其组合构成的组中选择的至少一种作为靶的 共溅射形成。
13、 根据权利要求9的方法，其中该源极是金属或导电氧化物。
14、 根据权利要求13的薄膜晶体管，其中该金属是从钼(Mo)、铝(Al)、 鴒(W)、铜(Cu)及其组合构成的组中选择的至少一种，以及该导电氧化物是从氧化铟锌(InZnO)、氧化铝锌(AlZnO)及其组合构 成的组中选择的至少一种。
15、 根据权利要求9的薄膜晶体管，其中该漏极由金属或导电氧化物形成。
16、 根据权利要求15的薄膜晶体管，其中该金属是从钼(Mo)、铝(Al)、 鴒(W)、铜(Cu)及其组合构成的组中选择的至少一种，以及该导电氧化物是从氧化铟锌(InZnO)、氧化铝锌(AlZnO)及其组合构 成的组中选才奪的至少 一种。
17、 才艮据权利要求10的方法，其中该沟道具有20nm至200nm的厚度。
全文摘要
提供一种用于交叉点存储器的用作选择晶体管的薄膜晶体管和该薄膜晶体管的制造方法。该薄膜晶体管包括衬底、栅极、栅极绝缘层、沟道、源极和漏极。可在部分衬底上形成该栅极。可在该衬底和该栅极上形成栅极绝缘层。该沟道包括ZnO，并且可形成在该栅极之上的该栅极绝缘层上。该源极和漏极接触该沟道的侧面。
文档编号H01L29/786GK101226963SQ200710300799
公开日2008年7月23日 申请日期2007年10月22日 优先权日2006年10月20日
发明者姜东勋, 宋利宪, 朴永洙, 赫 林, 金昌桢 申请人:三星电子株式会社