专利名称：半导体装置及其制造方法
技术领域：
本发明涉及具有MIM (Metal—Insulator—Metal)构造的电容元件的 半导体装置及其制造方法。
背景技术：
用下部电极以及上部电极夹持绝缘性的电容膜的构造(MIM构造) 的电容元件，电阻成分小且能够实现高电容密度化，因此作为搭载于无线 通信用系统LSI中的电容元件被注目。作为MIM构造的电容元件， 一般由包括A1 (铝)的金属膜形成下部 电极以及上部电极，但为了进一步实现电阻降低，研究了作为下部电极的 材料，使用更高导电性的Cu (铜)来代替Al。图3 (a) 3 (e)为以工序的顺序表示釆用Cu作为下部电极材料的 半导体装置的制造工序的示意剖面图。首先，在最表面准备具有层间绝缘膜91的半导体基板。之后，通过 镶嵌法在层间绝缘膜91的表层部形成由Cu构成的下部电极92。之后， 如图3 (a)所示，在层间绝缘膜91上依次层叠由SiN (氮化硅)构成的 电容膜93以及由TiN (氮化钛)构成的金属膜94。接下来，在金属膜94上形成抗蚀剂图案，将该抗蚀剂图案作为掩模， 对金属膜94进行蚀刻。由此，如图3 (b)所示，形成上部电极95。蚀刻 结束后，除去上部电极95 (金属膜94)上的抗蚀图案。之后，如图3 (c)所示，在电容膜93以及上部电极95上按照覆盖电 容膜93以及上部电极95的方式层叠有层间绝缘膜96。接下来l，在层间 绝缘膜96形成抗蚀剂图案，将该抗蚀剂图案作为掩模，对层间绝缘膜96 进行蚀刻。由此，在层间绝缘膜96形成分别使电容膜93以及上部电极"95 部分地露出的贯通孔97、 98。之后，如图3 (d)所示，将层间绝缘膜96作为掩模，通过对电容膜 93进行蚀刻，在电容膜93形成用于与下部电极92接触的开口 99。此时， 不仅电容膜93，而且通过上部电极95的贯通孔98露出的部分也被蚀刻。此后，通过形成经由贯通孔97以及开口 99与下部电极92连接的下 部电极接触插头100和经由贯通孔98与上部电极95连接的上部电极接触 插头IOI，得到图3 (e)所示的结构的半导体装置。但是，在电容膜93形成开口 99时，根据层间绝缘膜96的膜厚和蚀 刻电容膜93的时间(蚀刻时间)之间的关系，存在不形成开口99，或者 进入上部电极95的蚀刻而在上部电极95中开孔的可能性。例如，在对电容膜93进行干蚀刻时，层间绝缘膜96的膜厚过大时(膜 厚lOOOnm以上)，离子或游离基不能顺利地到达电容膜93的表面，在电 容膜93不能形成开口99。另一方面，电容膜93的膜厚过小时(膜厚900nm以下)，离子或游 离基急剧地碰撞自上部电极95中的贯通孔98露出的部分。因此，将蚀刻 时间设定地较长时， 一边在上部电极95开孔， 一边进一步进行蚀刻直到 电容膜93。如果电容膜93被蚀刻，则会有在下部电极92和上部电极95 (上部电极接触插头101)之间形成成为电容泄漏(capacitor leak)的原因 的路径的情况。反过来，如果将蚀刻时间设定地较短时，则不能在电容膜 93形成开口 99，会有无法实现下部电极92和下部电极接触插头100之间 的导通的可能性。发明内容本发明的目的在于提供一种不会产生上部电极的蚀刻，能够在电容膜 可靠地形成用于与下部电极进行接触的开口的半导体装置及其制造方法。本发明的一技术方案所涉及的半导体装置，包括下部电极，由金属材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部 电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置， 且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护 膜，由与上述电容膜相同的材料构成，并被层叠在上述上部电极上。在该半导体装置中，在下部电极上层叠有电容膜，上部电极以夹持电容膜的方式与下部电极对置配置。之后，在上部电极上层叠有由与电容膜 相同材料构成的保护膜。在电容膜和保护膜上形成有层间绝缘膜等的绝缘膜时，在绝缘膜形成 使电容膜以及保护膜分别部分地露出地贯通孔，经由各贯通孔对电容膜以 及保护膜进行蚀刻，从而在电容膜以及保护膜分别形成用于与下部电极以 及上部电极接触的开口。由于电容膜和保护膜由相同的材料构成，因此使电容膜中的形成开口 的部分形成为比保护膜中的形成开口的部分薄(减薄膜厚)，将用于电容 膜以及保护膜的蚀刻的时间设定为保护膜中的开口的形成所需要且充分 的时间，从而不会发生上部电极的蚀刻，而能可靠地在电容膜以及保护膜 形成开口。此外，由于在上部电极上层叠有保护膜，因此在绝缘膜上形成贯通孔 时，能够防止上部电极被蚀刻。上述保护膜优选在上述俯视图中具有与上述上部电极相同的外形。由 此，能够由保护膜覆盖上部电极的整个表面区域，能够防止在上部电极的 整个表面区域产生贯通孔以及开口的形成时上部电极的蚀刻。本发明的另一技术方案相关的半导体装置，包括下部电极，由金属 材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部 电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置， 并且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护 膜，由绝缘材料构成，被层叠在上述上部电极上，并且在上述俯视图中具 有与上述上部电极相同的外形。在该半导体装置中，在下部电极上层叠有电容膜，上部电极以夹持电 容膜的方式与下部电极对置配置。之后，在上部电极上层叠有在俯视图中 具有与上部电极相同外形的保护膜。即通过保护膜覆盖上部电极的整个表 面区域。在电容膜以及保护膜上形成层间绝缘膜等的绝缘膜的情况下，在绝缘 膜上形成有分别使电容膜以及保护膜分别部分地露出的贯通孔，通过经由 各贯通孔对电容膜以及保护膜进行蚀刻，从而在电容膜以及保护膜分别形 成用于与下部电极以及上部电极接触的开口。按照在保护膜上形成开口之前在电容膜形成开口的方式，决定保护膜 的材料以及电容膜中的形成开口的部分的膜厚，通过将用于电容膜以及保 护膜的蚀刻的时间设定为保护膜中的开口的形成所需要且充分的时间，从 而不会产生上部电极的蚀刻，能够在电容膜以及保护膜可靠地形成开口 。此外，由于由保护膜覆盖上部电极的整个表面区域，因此在绝缘膜上 形成贯通孔时，能够防止上部电极被蚀刻。本发明的其他方案相关的半导体装置的制造方法，包括电容膜形成 工序，在由金属材料构成的下部电极上形成由绝缘材料构成的电容膜；上 部电极形成工序，在上述电容膜上的与上述下部电极对置的位置，形成上 部电极，该上部电极由金属材料构成并且在从该对置方向看的俯视图中具 有比上述下部电极小的外形；保护膜形成工序，在上述上部电极上形成由 绝缘材料构成的保护膜；绝缘膜形成工序，在上述电容膜及上述保护膜上， 形成由绝缘材料构成的绝缘膜；贯通孔形成工序，在上述绝缘膜中形成使 上述电容膜及上述保护膜分别露出一部分的贯通孔；和蚀刻工序，在上述 贯通孔形成工序后，通过将上述绝缘膜作为掩模的对上述电容膜及上述保 护膜的蚀刻，从而在上述电容膜及上述保护膜中分别形成使上述下部电极 及上述上部电极露出的开口。在该制造方法中，首先在下部电极上形成电容膜。接下来，在电容膜 的与下部电极对置的位置上形成上部电极。进而，在上部电极上形成保护 膜。之后，在电容膜以及保护膜上形成由绝缘材料构成的绝缘膜，在该绝 缘膜形成使电容膜以及保护膜分别部分地露出的贯通孔。之后，通过将绝 缘膜作为掩模的对电容膜以及保护膜的蚀刻，从而在电容膜以及保护膜分 别形成使下部电极以及上部电极分别露出的开口 (用于接触的开口)。按照在保护膜上形成开口之前在电容膜形成开口的方式，决定保护膜 的材料以及电容膜中的形成开口的部分的膜厚，通过将用于电容膜以及保 护膜的蚀刻的时间设定为保护膜中的开口的形成所需要且充分的时间，从 而不会产生上部电极的蚀刻，能够可靠地形成电容膜以及保护膜。此外，由于在上部电极上层叠有保护膜，因此在绝缘膜上形成贯通孔 时，能够防止上部电极被蚀刻。 一参照附图，通过以下叙述的实施方式的说明能够明了本发明中的上述的或者其他的目的、特征以及效果。
图1为示意地表示本发明的一实施方式相关的半导体装置的构造的剖 面图。图2 (a)为用于说明图1所示的半导体装置的制造工序的示意的剖面图。图2 (b)为用于说明图2 (a)所示的工序的下一个工序的示意的剖 面图。图2 (c)为用于说明图2 (b)所示的工序的下一个工序的示意的剖 面图。图2 (d)为用于说明图2 (c)所示的工序的下一个工序的示意的剖 面图。图2 (e)为用于说明图2 (d)所示的工序的下一个工序的示意的剖 面图。图3 (a)为用于说明现有的半导体装置的制造工序的示意的剖面图。 图3 (b)为用于说明图3 (a)所示的工序的下一个工序的示意的剖 面图。图3 (c)为用于说明图3 (b)所示的工序的下一个工序的示意的剖 面图。图3 (d)为用于说明图3 (c)所示的工序的下一个工序的示意的剖 面图。图3 (e)为用于说明图3 (d)所示的工序的下一个工序的示意的剖面图。 .具体实施方式
以下，参照附图对本发明的实施方式进行详细地说明。 图1为示意地表示本发明的一实施方式相关的半导体装置的构造的剖 面图。 z该半导体装置l，在装入MOSFET (Metal Oxide Semiconductor FieldEffect Transistor)等的功能元件的半导体基板(未图示)上安装由Si02 (氧 化硅)构成的层间绝缘膜2。作为层间绝缘膜2的材料，例如也可采用SiOC (添加碳的氧化硅)或SiOF (添加氟的氧化硅)等的Low—k膜材料。在层间绝缘膜2的表层部埋设有由Cu构成的下部电极3。下部电极3 的表面与层间绝缘膜2的表面大致为一个面。在层间绝缘膜2以及下部电极3上，层叠有由SiN构成的电容膜4。 该电容膜4具有与下部电极3的一部分对置的部分比其他部分相对地大的 膜厚。例如，与电容膜4的下部电极3的一部分对置的部分具有35 40nm 的膜厚，其他部分具有比35nm小的膜厚。在电容膜4中的膜厚相对大的部分上，形成与该部分在俯视图中具有 相同外形的上部电极5。由此，该半导体装置1具备由下部电极3和上部 电极5夹持电容膜4的MIM构造的电容元件。上部电极5由TiN构成。 此外，上部电极5例如其膜厚形成为50 80nm。在上部电极5上层叠有由与电容膜4的材料相同的SiN构成的保护膜 6。该保护膜6具有在俯视图中与上部电极5相同的外形。此外，保护膜6 形成为比电容膜4中的膜厚相对薄的部分厚，在该实施方式中，该膜厚形 成为35 40nm。之后，在电容膜4以及保护膜6上层叠有由Si02构成的层间绝缘膜7。 由该层间绝缘膜7覆盖电容膜4、上部电极5以及保护膜6。作为层间绝 缘膜7的材料，与层间绝缘膜2同样，也可采用例如SiOC或SiOF等的 Low—k膜材料。在层间绝缘膜7中的在膜厚方向与电容膜4邻接的部分(在膜厚方向 与保护膜6不对置的部分)中，在膜厚方向贯通形成作为贯通孔的下部电 极接触孔8。此外，在电容膜4形成有与下部电极接触孔8连通的开口 9。 由此，经由下部电极接触孔8以及开口 9，下部电极3从保护膜6以及层 间绝缘膜7部分地露出。而且，在该下部电极3的部分地露出的部分中， 经由下部电极接触孔8以及开口 9，连接有由W (钨)或Cu等的金属材 料构成的下部电极接触插头10。此外，在层间绝缘膜7中，在膜厚方向与保护膜6邻接的部分中，在 膜厚方向贯通地形成作为贯通孔的上部电极接触孔ll。此外，在保护膜6形成有与上述电极接触孔11连通的开口 12。由此，经由上述电极接触孔11以及开口 12，上述电极5从保护膜6以及层间绝缘膜7部分地露出。 之后，在该上部电极5的部分地露出地部分，经由上部电极接触孔11以 及开口 12，连接有由W或Cu等的金属材料构成的上部电极接触插头13。 图2 (a) 2 (e)为按工序顺序表示半导体装置1的制造工序的示意 的剖面图。首先，在最里层表面准备有具有层间绝缘膜2的半导体基板。之后， 通过镶嵌法形成埋入导层间绝缘膜2的表层部的下部电极3。之后，如图 2 (a)所示，在层间绝缘膜2上按顺序层叠形成有由电容膜4的材料构成 的电容膜材料堆积层-21、由上部电极5的材料构成的金属材料堆积层22 以及由保护膜6的材料构成的保护膜材料堆积层23。电容膜材料堆积层 21以及保护膜材料堆积层23例如能够由等离子CVD (Chemical Vapor Deposition)法形成。金属材料堆积层22例如能够由溅射法形成。接下来，在保护膜材料堆积层23上形成具有与上述电极5以及保护 膜6对应的形状的抗蚀剂图案(未图示)。之后，将该抗蚀剂图案作为掩 模，对保护膜材料堆积层23以及金属材料堆积层22进行蚀刻。由此，如 图2 (b)所示，形成上部电极5以及保护膜6。此外，通过对从电容膜材 料堆积层21的抗蚀剂图案露出的部分进行少许蚀刻，而形成电容膜4。在 蚀刻结束后，除去保护膜6上的抗蚀剂图案。之后，如图2(c)所示，在电容膜以及保护膜6上形成层间绝缘膜7。 层间绝缘膜7例如能够由溅射法形成。接下来，在层间绝缘膜7上形成具 有与下部电极接触孔8以及上部电极接触孔11对应的开口的抗蚀剂图案 24。之后，将抗蚀剂图案24作为掩模，对层间绝缘膜7进行蚀刻。由此， 如图2 (d)所示，在层间绝缘膜7下部电极接触孔8以及上部电极接触孔 11贯通地形成。之后，如图2 (e)所示，将层间绝缘膜7作为掩模，通过对电容膜4 以及保护膜6进行蚀刻而在电容膜4形成开口 9，在保护膜6形成开口 12。 用于该电容膜4以及保护膜6的蚀刻的时间，被设定为保护膜6中的开口 12的形成所必需且充分的时间。之后，形成下部电极接触插头10以及上部电极接触插头13。由此， 得到图1所示的构造的半导体装置1。如上所述，在半导体装置l中，在下部电极3上层叠有电容膜4，上部电极5以夹持电容膜4与下部电极3的一部分的方式对置配置。在上部 电极5上，采用与电容膜4相同的材料，层叠有在俯视图中具有与上部电 极5相同的外形的保护膜6。此外，在电容膜4以及保护膜6上层叠有层 间绝缘膜7。之后，在层间绝缘膜7以及电容膜4上分别连通地形成有下 部电极接触孔8以及开口 9。此外，在层间绝缘膜7以及保护膜6分别连 通形成有上部电极接触孔11以及开口 12。将具有下部电极接触孔8以及上部电极接触孔11的层间绝缘膜7作 为掩模，通过分别对电容膜4以及保护膜6进行蚀刻来形成开口 9、 12。 由于电容膜4和保护膜6由相同材料构成，电容膜4中的形成开口 9的部 分(膜厚相对薄的部分)形成得比保护膜6中的形成开口 12的部分薄， 因此用于电容膜4以及保护膜6的蚀刻的时间被设定为保护膜6中的开口 12的形成所需要并且充分的时间，从而不产生上部电极5的蚀刻，而能在 电容膜4以及保护膜6中分别可靠地形成开口 9、 12。此外，由于在上部电极5上层叠有保护膜6，因此在层间绝缘膜7形 成下部电极接触孔8以及上部电极接触孔11时，能够防止上部电极5被 蚀刻。另外，在该实施方式中，采用与电容膜4相同的材料形成保护膜6， 但保护膜6的材料如果为绝缘材料，则也可为与电容膜4的材料不同的材 料。例如采用SiN为电容膜4的材料，也可采用Si02作为保护膜6的材料。 在电容膜4的材料和保护膜6的材料不同的情况下，按照在保护膜6中形 成开口 12之前在电容膜4形成开口 9的方式，决定保护膜6的材料以及 电容膜4中的形成开口 9的部分的膜厚，通过将用于电容膜4以及保护膜 6的蚀刻的时间设定为保护膜6中的开口 12的形成所必需且充分的时间， 从而不会产生上部电极5的蚀刻，而在电容膜4以及包括膜6中分别可靠 地形成开口 9、 12。此外，例示了以Cu作为下部电极3的材料，但也可采用A1作为下部 电极3的材料。在采用Al作为下部电极3的材料时，也能采用Si02作为电容膜4的材料。进而，与下部电极3的材料为Cu还是Al无关，除了 SiN之外，也可采用SiC (碳化硅)、SiOC、 SiCN (碳氮化硅)、Ta205 等作为电容膜4的材料。进而此外，例示了以TiN为上部电极5的材料，但作为上部电极5的 材料，也可采用A1、 Al合金、Ti (钛)、Ti化合物、Ta (钽)、Ta化合 物等。对本发明的实施方式详细地进行了说明，但上述实施方式只不过是为 了明确本发明的技术内容而使用的具体例，并不应当解释为本发明限定于 上述的具体例，本发明的精神以及范围只由添加的权利要求的范围限定。本申请与2007年1月9日向日本专利局提出的特愿2007—1526号对 应，该申请的所有公开通过在这里引用而被引入。
权利要求
1、一种半导体装置，包括下部电极，由金属材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置，且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护膜，由与上述电容膜相同的材料构成，并被层叠在上述上部电极上。
2、 根据权利要求1所述的半导体装置，其特征在于， 上述保护膜在上述俯视图中具有与上述上部电极相同的外形。
3、 一种半导体装置，其特征在于， 包括下部电极，由金属材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置，并且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护膜，由绝缘材料构成，被层叠在上述上部电极上，并且在上述俯 视图中具有与上述上部电极相同的外形。
4、 一种半导体装置的制造方法，其特征在于， 包括电容膜形成工序，在由金属材料构成的下部电极上形成由绝缘材料构 成的电容膜；上部电极形成工序，在上述电容膜上的与上述下部电极对置的位置， 形成上部电极，该上部电极由金属材料构成并且在从该对置方向看的俯视 图中具有比上述下部电极小的外形；保护膜形成工序，在上述上部电极上形成由绝缘材料构成的保护膜； 绝缘膜形成工序，在上述电容膜及上述保护膜上，形成由绝缘材料构成的绝缘膜；贯通孔形成工序，在上述绝缘膜中形成使上述电容膜及上述保护膜分别露出一部分的贯通孔；和蚀刻工序，在上述贯通孔形成工序后，通过将上述绝缘膜作为掩模的 对上述电容膜及上述保护膜的蚀刻，在上述电容膜及上述保护膜中分别形 成使上述下部电极及上述上部电极露出的开口。
全文摘要
本发明的半导体装置具备下部电极，由金属材料构成；电容膜，由绝缘材料构成，并被层叠在上述下部电极上；上部电极，由金属材料构成，以夹持上述电容膜的方式与上述下部电极对置，且在从该对置方向看的俯视图中具有比上述下部电极小的外形；和保护膜，由与上述电容膜相同的材料构成，并被层叠在上述上部电极上。
文档编号H01L29/92GK101221990SQ20071030071
公开日2008年7月16日 申请日期2007年12月25日 优先权日2007年1月9日
发明者中尾雄一, 八木良太郎, 西村勇 申请人:罗姆股份有限公司