专利名称：相变化存储器的制造方法
技术领域：
本发明涉及一种存储器的制造方法，特别涉及一种相变化存储器的制造 方法。
背景技术：
相变化存储器具有高读取速度、低功率、高容量、高可靠度、高写擦次
数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可 用来作为较高密度的独立式或嵌入式的存储器应用，是目前十分被看好的下 一代新存储器。由于相变化存储器技术的独特优势，也使得其被认为非常有 可能取代目前商业化极具竟争性的SRAM与DRAM挥发性存储器与Flash 非挥发性存储器技术，可望成为未来极有潜力的新一代半导体存储器。
相变化存储器在设计上朝着以下几个方式方展低的编程电流、高稳定 度、较小的体积、及快速的相变化速度，此外，相变化存储器目前的主要应 用例如为需要较低电流消耗的可携式装置(需要较小编程电流)。综观目前相 变化存储器的发展趋势，可以明显的发现主要的瓶颈乃在于元件的操作电流 过大，因而无法有效地降低相变化存储器元件所串接的驱动晶体管面积，导 致单位尺寸过大使得存储器密度无法提升的问题。
降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电 极的接触面积来达成，且有利于CMOS元件的缩小以及存储器密度的提升。
请参照图la至图ld，显示一已知局限型相变化存储器单元50的制作方 式，其系利用光刻曝光及蚀刻工艺形成具有极小尺寸的介空穴18,包含以下 步骤。首先，请参照图la，提供基底10其包含下电极12。接着，形成传导 层14于该基底10上并与该下电极12接触。接着，利用光刻曝光及蚀刻工 艺形成具有介空穴18的介电层16。最后，形成相变化材料层20于该介电层 16上，并填入该利用光刻曝光及蚀刻工艺形成的介空穴18中，完成该局限 型相变化存储器单元50的制作。上述方式可通过光刻蚀刻形成较小尺寸的 介空穴18,降低相变化材料层20与传导层14的接触面积。然而，上述方法在形成介空穴18时，会受限于光刻与工艺能力及蚀刻 工艺能力的限制，使得介空穴18的尺寸较不易获得有效地降低。此外，由 于相变化材料的填洞能力不佳，因此当将相变化材料填入介空穴18中时， 非常容易有空洞(void)22产生，请参照图2，造成相变化存储器的效能降低。
此外，另一已知相变化存储器的形成方法，请参照图3a，具有下电极 102的基底100被提供，接着，形成介电层104于该基底上。
接着，请参照图3b对该介电层104进行蚀刻工艺，以形成图形化的介 电层104a，其包含有开口 106，该开口 106露出该下电极102的上表面。接 着，请参照图3c，顺应性填入传导材料层108于该介电层104a上，以完全 覆盖该开口 106的侧壁跟底部。
接着，请参照图3d，形成介电层IIO于该相变化材料层108上，并填入 该开口 106。接着，请参照图3e,对介电层IIO及传导材料层108进行平坦 化处理，以露出介电层104a的上表面为止，形成杯状传导材料层108a。残 留介电层110a系覆盖杯状传导材料层108a的底部跟侧壁，并露出该杯状传 导材料层108a的上表面。最后，请参照图3f图，形成相变化材料层112与 该杯状传导材料层108a电性接触。
值得注意的是，虽然图3a-3f的工艺不像图la-ld将相变化层完全填入， 而是将传导材料层及介电材料层顺应填入开口中，然而，同样面临光刻与工 艺能力及蚀刻工艺能力的限制，以及填洞能力的问题。
基于上述，设计出全新的相变化存储器结构，来解决已知技术所造成的 问题，是目前相变化存储器一项重要技术关键。
发明内容
本发明提供一相变化存储器的工艺方法，包含提供具有电极的基底；依 序形成导电层及第一介电层于该基底上，其中该导电层与该电极电性连接； 形成图形化光刻胶层于该第 一介电层上；对该图形化光刻胶层进行微削工 艺，以形成光刻胶柱；以该光刻胶柱作为蚀刻掩才莫，对该第一介电层进行蚀 刻，以形成介电柱；顺应性形成第一相变化材料层于该导电层及该介电柱上， 以使该介电柱的上表面及侧面皆被该第 一相变化材料层所覆盖；形成第二介 电层以覆盖该第一相变化材料层；对第二介电层及第一相变化材料层进行平 坦化处理，至露出该介电柱的上表面为止；以及，形成第二相变化材料层于第二介电层上，其中该第二相变化材料层与该第 一相变化材料层电性接触。
以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特 征及优点，但并非用来限制本发明的范围，本发明的范围应以所附的权利要 求为准。
图la至图ld显示已知技术所述的相变化存储器元件的制作流程剖面图。
图2显示图la至图ld所示的已知技术其相变化存储器元件的缺点。 图3a至图3f显示另一已知技术所述的相变化存储器元件的制作流程剖 面图。
图4a至图4g显示本发明一实施例所述的相变化存储器元件的制作流程 剖面图。
附图标记说明
基底 10;下电极 12;
传导层 14;介电层 16;
介空穴 18;相变化材料层 20;
空洞(void) 22;相变化存储器单元 50;
基底 100;下电4及 102;
介电层~104、 104a;开口 106;
传导材料层 108、 108a;介电层~110、 110a;
相变化材料层 112;基底 200;
电极 202;导电层 204;
第一介电层 206、 206a;图形化光刻胶层 208;
光刻月交柱 208a;第一相变化材料层-210、 210a;
第二介电层 212、 212a;第二相变化材料层 214。
具体实施例方式
本发明经由和一般制作流程反向制作的概念，不必光刻蚀刻挖微小的深 洞，更不需要将填洞能力不佳的相变化材料填入洞中，因此本发明所述的相 变化存储器的工艺相对筒易，适用于不同的元件工艺，且工艺费用相对便宜。以下，请配合图式及对应实施例，来详细说明本发明一实施例所述的相 变化存储器及其制造方法。
首先，请参照图4a,提供具有电极202的基底200，并依序形成导电层 204及第一介电层206于该基底上，其中该导电层204与该电极202电性连 接。其中，该基底200可为半导体工艺所使用的基底，例如为硅基底。该基 底200可为已完成CMOS前段工艺的基底，亦可能包含隔离结构、电容、 二极管与其类似物，为简化图示起见，图中仅以平整基底表示。该电极202 及该导电层204为导电材料，举例而言可为TaN、 W、 TiN或TiW。该第一 介电层206可以为含硅的化合物，例如氧化硅或氮化硅。
接着，请参照图4b，形成图形化光刻胶层208于该第一介电层206上， 并接续对图形化光刻胶层208进行微削(trim)工艺，以形成截面直径不大于 75nm的光刻胶柱208a，请参照图4c。值得注意的是，该光刻胶柱图形位于 该电极的正上方。本实施例对于所使用的微削工艺并无限定，可例如为溶剂 微削工艺或干法微削工艺(例如等离子体微削工艺)。
接着，请参照图4d，以该光刻胶柱208a作为蚀刻掩模，对该第一介电 层206进行蚀刻，以形成介电柱206a,并顺应性形成第一相变化材料层210 于该导电层204及该介电柱206a上，以使该介电柱206a的上表面及侧面皆 被该第一相变化材料层210所覆盖。该介电柱的截面直径不大于75nm，该 第一相变化材料层210为含硫属化合物所构成，包含Ge、 Sb、 Te或其混合 的材料，举例而言可为GeSbTe或InGeSbTe，亦可为其他业界所使用的材料。 其中，该第一相变化材料层210的厚度介于5~40nm之间。
接着，请参照图4e，形成第二介电层212以覆盖该第一相变化材料层 210。该第二介电层212可以为含硅的化合物，例如氧化硅或氮化硅。
接着，请参照图4f,对第二介电层212及第一相变化材料层210进行平 坦化处理，至露出该介电柱206a的上表面为止，其中，该平坦化工艺包含 化学机械抛光。
最后，请参照第4g图，形成第二相变化材料层214于残留的第二介电 层212a上，其中该第二相变化材料层214与残留的该第 一相变化材料层210a 电性接触。至此，完成本实施例所述的相变化存储器的工艺方法。
上述实施例经由和一般制作流程反向制作的概念，不必光刻烛刻挖微小 的深洞，更不需要将填洞能力不佳的相变化材料填入洞中；先将所需要微小岛状结构的介电材料全面性沉积，经光刻曝光留下小小的光刻胶小岛
(island),可经由处理让光刻胶收缩使小岛更小，蚀刻挖除不需要的部分，由 于大面积移除，不会有蚀刻停止现象(etchstop)，微小柱状结构形成后，覆盖 一层相变化(或加热电极)材料，再覆盖一层介电材料，经由化学机械抛光 (CMP)后，使其微小环状结构露出，最后再覆盖一层加热电极(或相变化)材 料。
本发明不必光刻蚀刻出微小的介空穴，改经光刻曝光留下小小的介电岛 (island),若全程使用同一代工艺，不另外增加先进光刻等工艺的话，可利用 光刻胶收缩(Trim)使小岛更小。另外不需蚀刻挖微小的介空穴，而是将不需 要的大面积部分移除，不会有蚀刻停止现象(etch stop)。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，本领域技 术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本 发明的保护范围当视后附的权利要求所界定的为准。
权利要求
1. 一种相变化存储器的工艺方法，包括提供具有电极的基底；依序形成导电层及第一介电层于该基底上，其中该导电层与该电极电性连接；形成图形化光刻胶层于该第一介电层上；对该图形化光刻胶层进行微削工艺，以形成光刻胶柱；以该光刻胶柱作为蚀刻掩模，对该第一介电层进行蚀刻，以形成介电柱；顺应性形成第一相变化材料层于该导电层及该介电柱上，以使该介电柱的上表面及侧面皆被该第一相变化材料层所覆盖；形成第二介电层以覆盖该第一相变化材料层；对该第二介电层及该第一相变化材料层进行平坦化处理，至露出该介电柱的上表面为止；以及形成第二相变化材料层于该第二介电层上，其中该第二相变化材料层与该第一相变化材料层电性接触。
2. 如权利要求1所述的相变化存储器的工艺方法，其中该第一及第二相 变化材料层包含-克属化合物所构成。
3. 如权利要求1所述的相变化存储器的工艺方法，其中该导电层包含 TaN、 W、 TiN或TiW。
4. 如权利要求1所述的相变化存储器的工艺方法，其中该微削工艺包括 干法微削工艺或是溶剂微削工艺。
5. 如权利要求1所述的相变化存储器的工艺方法，其中该第一相变化材 料层的厚度介于5~40nm之间。
6. 如权利要求1所述的相变化存储器的工艺方法，其中该介电柱的截面 直径不大于75nm。
7. 如权利要求1所述的相变化存储器的工艺方法，其中该平坦化处理包 含化学机械抛光。
8. 如权利要求1所述的相变化存储器的工艺方法，其中该方法不包含将 该第 一相变化材料层填入一 凹陷中。
9. 如权利要求8所述的相变化存储器的工艺方法，其中形成该第一相变 化材料层的方法不会导致空洞产生。
全文摘要
本发明公开一种相变化存储器的制造方法，包含提供具有电极的基底；依序形成导电层及第一介电层于该基底上，其中该导电层与该电极电性连接；形成图形化光刻胶层于该第一介电层上；对该图形化光刻胶层进行微削工艺，以形成光刻胶柱；以该光刻胶柱作为蚀刻掩模，对该第一介电层进行蚀刻，以形成介电柱；顺应性形成第一相变化材料层于该导电层及该介电柱上，以使该介电柱的上表面及侧面皆被该第一相变化材料层所覆盖；形成第二介电层以覆盖该第一相变化材料层；对该第二介电层及该第一相变化材料层进行平坦化处理，至露出该介电柱的上表面为止；以及形成第二相变化材料层于该第二介电层上，其中该第二相变化材料层与该第一相变化材料层电性接触。
文档编号H01L45/00GK101471422SQ20071030556
公开日2009年7月1日 申请日期2007年12月27日 优先权日2007年12月27日
发明者俞笃豪 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司