专利名称：具有高崩溃电压与高电阻值的半导体结构及其制造方法
技术领域：
本发明有关一种半导体结构及其制造方法，且特别是有关一种具有高崩溃电 压与高电阻值的半导体结构，以及其制造方法。
背景技术：
半导体元件的制造技术中，其重要的目标之一，就是建造一个具有高电阻值与理想I-V曲线的电阻元件。请参照图1及图2，图1的半导体结构和图2皆图示说明P型阱式的电阻元件；然而，其中是各有利弊的。由图l所绘示一种传统电阻 元件的剖面示意图，其传统电阻元件l包括一P型基板10(如一P型硅基板)；一N型深阱12形成在P型基板IO之内； 一对P型阱13a及13b形成在P型基板10 之内且分别紧邻在N型深阱12旁；一P型阱14形成在N型深阱12之内； 一对P 型掺杂区17a及17b形成在P型阱14之内；以及，一n型掺杂区19形成在N型深 阱12之内并与P型阱14相隔一间距，并且P型阱13a及13b所注入的量是高于P 型阱14所注入的量。另外， 一低电压端(LV)电性连接至P型掺杂区17a，而一高电 压端(HV)电性连接至P型掺杂区17b及N型深阱12内的n型掺杂区19，其作用是 防止寄生元件(pnp)在任何时候被导通的。请参考图2，其显示出图1的传统电阻元件的典型I-V曲线。以图l的电阻元 件1的结构而言，典型的接面崩溃(junction breakdown)是发生在N型深阱12与P型 阱13a或13b的界面上。再如图2所示，当电阻元件1操作于电压V1时，接面崩 溃会发生且电流会陡然地增加。根据图2的I-V曲线，其图1的电阻元件1是具有 "硬性崩溃"(hardbreakdown)特性的。相较于其他结构，如图1所示的半导体结构， 其电阻元件1的缺点是电阻值(由P型阱14所决定)较低。请参考图3，其绘示另一种传统电阻元件的剖面示意图，其传统电阻元件3包 括一P型基板30(如一P型硅基板)；一N型深阱32形成在P型基板30中； 一对 P型阱33a及33b形成在P型基板30之内且分别紧邻在N型深阱32旁；一 P型体35形成在N型深阱32之内； 一对P型掺杂区37a及37b形成在P型体35之内； 以及，一n型掺杂区39形成在N型深阱32之内并与P型体35相隔一间距，并且 P型阱33a及33b所注入的量是高于P型体35所注入的量，此是为了有更好的绝缘 作用。同样地， 一低电压端(LV)连接至P型掺杂区37a，而一高电压端(HV)连接至 P型掺杂区37b及n型掺杂区39。电阻元件1和3的区别是在于决定其结构中电阻值的部分(即分别为P型阱14 和P型体35)， P型体35的注入量(implant dosage)是低于P型阱14的注入量，因此 如图3所示的电阻元件3的电阻值是大于如图1所示的电阻元件1的电阻值。现今的半导体应用，在相同大小的电阻元件中，具有较高的电阻值，以及具 有高崩溃电压而且为硬性崩溃，是较受喜爱且实用的。倘若电阻元件可以更小且具 有更高电阻值，且其崩溃电压是相对较高的，其在高操作电压下的应用范围将会更 广。再者在具有硬性崩溃的电压特性下，电阻元件的特性将更明显也更稳定。虽然期望制造一具高电阻值的电阻元件，但如图3所示的半导体结构，其具 有高电阻值的电阻元件3在应用时仍有多项值得考量的问题，例如不适合在高电压 之下操作。请参考图4，其显示出图3传统电阻元件的典型I-V曲线。以图3的电 阻元件3的结构而言，典型的接面崩溃是发生在P型体35与P型掺杂区37a或37b 的界面上。再如图4所示，当电阻元件3操作于电压V2与电压V2'之间时，会产 生漏电流(leakage current),以及接面崩溃必须在操作电压达到电压V/时才会明显 地产生。根据图4的I-V曲线，其图3的电阻元件3是具有"软性崩溃(soft breakdown)" 的特性，在应用上是不受喜爱的。依照图4的I-V曲线，电阻元件3的操作电压需 低于电压V2，且与图1的电阻元件1的操作电压比较下，电压V2是相对较小于电 压Vw因此，电阻元件3虽然具有较高电阻值却是不适合操作于高电压之下的。发明内容有鉴于此，本发明的目的是提供一种半导体结构及其制造方法，半导体结构 具备有高崩溃电压及高电阻值的特性。根据本发明，提出一种半导体的结构，包括 一基板，为一第一传导类型； 一深阱，为一第二传导类型，形成于基板内并由基板的表面向下扩展； 一对第一阱，为第一传导类型，形成于基板内并由基板的表面向下扩展，且形成在深阱之内；一 第二阱，为第二传导类型，形成于基板的深阱内并由基板表面向下扩展，且第二阱 形成在第一阱之间，第二阱的注入量是低于第一阱的注入量；以及， 一对第一掺杂 区，为第一传导类型，分别形成在第一阱之内由基板表面向下扩展。根据本发明，提出一种制造半导体结构的方法，包括下列步骤。首先，提供 一基板，该基板为一第一传导类型。接着，形成一深阱于基板内且由基板的表面向 下扩展，且深阱为一第二传导类型。然后，形成一对第一阱和一第二阱于深阱之内， 该第二阱是位在第一阱之间，且第二阱的注入量是低于第一阱的注入量，并且第一 阱和第二阱为第一传导类型，且是由基板表面向下扩展。接着，形成一对第一掺杂 区分别位在第一阱之内，且第一掺杂区是由基板表面向下扩展，并且第一掺杂区为 第一传导类型。
为让本发明的上述目的、特征和优点能更明显易懂，下面将结合附图对本发 明的较佳实施例进行详细说明，其中图1为一种现有技术的传统电阻元件的剖面示意图。图2为图1现有技术的传统电阻元件的典型I-V曲线的示意图。图3为现有技术的另一种传统电阻元件的剖面示意图。图4为图3传统电阻元件的典型I-V曲线的示意图。图5为依照本发明一较佳实施例的电阻元件的剖面示意图。图6为图5电阻元件的I-V曲线的示意图。
具体实施方式
本发明提出一种具高崩溃电压及高电阻值的半导体结构。此将以一较佳实施 例揭露如下，然而其仅用以说明本发明，并非用以限定本发明。同时，在绘制时图 示省略不必要的元件，以清楚显示本发明的实施例。因此，本说明书与图示仅为一 种例证而非限制。请参照图5，其为依照本发明一较佳实施例的电阻元件的剖面示意图。如图5 所示的半导体结构，其电阻元件5包括 一基板50、 一深阱52、 一对第一阱54a及54b、 一第二阱55、 一对第三阱53a及53b、 一对第一掺杂区57a及57b以及一 第二掺杂区59。其中基板50为一第一传导类型，例如P型基板，且可以是以硅制 成的P型硅基板。深阱52为一第二传导类型，且本实施例的深阱52可以是一 N 型深阱。第一阱54a及54b、第二阱55和第三阱53a及53b为第一传导类型，例如 P型阱。且第三阱53a及53b与深阱52的两外侧相接触，第一阱54a及54b和第二 阱是形成在深阱52之内，并且第二阱55是夹在第一阱54a及54b中间(即第一阱 54a及54b分别与第二阱55的两侧接触)。且第二阱55的注入量是低于第一阱54a 或54b的注入量，并且第一阱54a及54b所注入的量是高于第二阱55所注入的量。 在实际应用上，第二阱55的注入量对第一阱54a或55b的注入量的比值可以视应 用所需设定在约为0.1至0.9的范围内。第一掺杂区57a及57b为第一传导类型，而第二掺杂区59为第二传导类型， 在本实施例中，第一掺杂区57a及57b可以是P型掺杂区，而第二掺杂区59可以 是n型掺杂区。其中第一掺杂区57a及57b分别形成在第一阱54a及54b之内，第 二掺杂区59形成在深阱52之内并与第一阱57b间隔一距离。在结构上，第二掺杂 区59是利用深阱52隔绝于第三阱53a及53b以及基板50。此外， 一低电压端(LV)电性连接至第一掺杂区57a，以及一高电压端(HV)电性 连接至第一掺杂区57b和第二惨杂区59。在结构上，深阱52、第一阱54a及54b、第二阱55、第三阱53a及53b、第一 掺杂区57a及57b和第二掺杂区59是由基板50的表面向下延伸扩展。请参照图6，其是图5中电阻元件的I-V曲线的示意图。以图5的电阻元件5 的结构而言，接面崩溃是发生在深阱52与第三阱53a及53b的界面上。再如图6 所示，当电阻元件5操作于电压V3(由深阱52和第三阱53a及53b的注入量所决定) 时，接面崩溃会发生且电流会陡然地增加。根据图6的I-V曲线，其图5的电阻元 件5是具有"硬性崩溃"特性的，且不会产生漏电流。在与图3的电阻元件3比较 下，电压V3是相对较大于电压V2，因此本实施例的电阻元件5是适合操作于高电 压之下的。另外，在与图1的电阻元件1比较下，图5的电阻元件5的电阻值(由 第二阱55和深阱52的注入量所决定)是相对较大于图1所示的电阻元件1的电阻 值，因此本实施例的电阻元件5是具有一高电阻值的。根据本发明一较佳实施例的半导体结构可以利用下述的方法来制造，其制造方法包括下列步骤。请参阅图5，首先，提供一基板50，该基板50为一第一传导类型，例如一P 型基板。使用离子注入(implant)方式以及热处理工艺他ermo-process)，在基板50形 成具有第二传导类型的一深阱52，例如一N型深阱，并且使深阱52形成在基板50 内且由基板50的表面向下延伸扩展。接着，选择适当的注入量以离子注入方式以及热处理工艺，在基板50内形成 一对第一阱54a及54b、 一第二阱55和一对第三阱53a及53b，且皆为第一传导类 型，例如P型阱。并且使第三阱53a及53b形成在基板50中，使第一阱54a及54b 和第二阱55形成在深阱52之内。且第二阱55的注入量是远低于第一阱和第三阱 (54a、 54b、 53a、 53b)的注入量。同样地，使第三阱53a及53b、第一阱54a及54b 和第二阱55形成在基板50内且由基板50的表面向下延伸扩展。然后，形成具第一传导类型的一对第一掺杂区57a及57b分别位在第一阱54a 及54b之内，例如一对P型掺杂区，以及形成具第二传导类型的一第二掺杂区59 在深阱52之内，例如一n型掺杂区。且第二掺杂区59是利用深阱52隔绝于第一 阱54b及第三阱53b。同样地，使第一掺杂区57a及57b和第二掺杂区59形成在基 板50内且由基板50的表面向下延伸扩展。接着进行后续工序，例如电性连接一高电压端至第二掺杂区59及第一掺杂区 57b，及电性连接一低电压端至第一掺杂区57a，以及其他步骤，以完成半导体制作 工艺。在实际应用上，第二阱55的注入量对第一阱54a或54b的注入量的比值可以 视应用所需设定在一范围内，例如约为0.1至0.9;形成深阱52时，例如使用约 lxl(f/ci^至5xlO"/cm"的注入量进行离子注入；形成第三阱53a及53b与第一阱54a 及54b时，例如使用约lxl(f/cn^至3xlO"/ci^的注入量进行离子注入；形成第一掺 杂区57a及57b与第二掺杂区59时，例如使用约以1015/，3至5xl(f/cm3的剂量进行 掺杂。并且，基板52的电阻值例如是在约为10ohm-cm至100ohm-cm的范围内； 深阱52所具的深度例如约为2 " m至10p m;第三阱53a及53b、第一阱54a及54b 和第二阱55所具有的深度例如约为lum至5um。另外，第一掺杂区57a或57b 至第二阱55是间隔一距离dl，例如约lwm至3um;第二掺杂区59至第一阱54b 是间隔一距离d2，例如约lum至3i^m。虽然本发明已以一较佳实施例揭露如上，然而其并非用以限定本发明。任何 熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种等同的的更动与润饰。 因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
权利要求
1.一种半导体结构，至少包括一基板，为一第一传导类型；一深阱，为一第二传导类型，是形成于该基板内并由该基板的表面向下扩展；一对第一阱，为该第一传导类型，是形成于该基板内并由该基板的表面向下扩展，且形成在该深阱之内；一第二阱，为该第二传导类型，是形成于该基板的该深阱内并由该基板表面向下扩展，且该第二阱形成在该对第一阱之间，该第二阱的注入量是低于该第一阱的注入量；以及一对第一掺杂区，为该第一传导类型，是分别形成在该对第一阱之内由该基板表面向下扩展。
2. 根据权利要求1所述的半导体结构，其特征在于还包括 一第二掺杂区， 为该第二传导类型，是由该基板表面向下扩展，且形成在该深阱之内，并且该第二 掺杂区是隔绝于该对第一阱。
3. 根据权利要求2所述的半导体结构，其特征在于还包括 一高电压端，电性连接至该第二掺杂区及该对第一掺杂区其中之一；以及 一低电压端，电性连接至另一第一惨杂区。
4. 根据权利要求2所述的半导体结构，其特征在于该第二掺杂区至该第一阱 的间隔距离约为1 u m至3 " m。
5. 根据权利要求2所述的半导体结构，其特征在于还包括 具有该第一传导类型的一对第三阱，形成于该基板内并由该基板表面向下扩展，且分别与该深阱的外侧接触。
6. 根据权利要求5所述的半导体结构，其特征在于该第二掺杂区是利用该深 阱绝缘于该对第三阱及该基板。
7. 根据权利要求5所述的半导体结构，其特征在于该基板是一P型基板，该 深阱是一N型深阱，该对第一阱和该对第三阱是为多个P型阱，该第二阱是一P 型体，该对第一掺杂区是P型掺杂区，以及该第二掺杂区是n型掺杂区。
8. 根据权利要求5所述的半导体结构，其特征在于该对第一阱和该对第三阱所具有的深度约为1 u m至5 p m。
9. 根据权利要求1所述的半导体结构， 阱的两侧相接触。
10. 根据权利要求1所述的半导体结构 一阱的注入量的比值范围约为0.1至0.9。
11. 根据权利要求1所述的半导体结构 ti m至10n m。
12. 根据权利要求1所述的半导体结构 1 y m至5 ti m。
13. 根据权利要求1所述的半导体结构 的间隔距离约为1 n m至m。
14. 一种制造半导体结构的方法，包括 提供一基板，该基板为一第一传导类型；形成一深阱于该基板内且由该基板的表面向下扩展，且该深阱为一第二传导类型；形成一对第一阱和一第二阱于该深阱之内，该第二阱是位在该对第一阱之间， 且该第二阱的注入量是低于该第一阱的注入量，并且该对第一阱和该第二阱为该第 一传导类型，且是由该基板表面向下扩展；以及形成一对第一掺杂区分别位在该对第一阱之内，且该对第一掺杂区是由该基 板表面向下扩展，并且该对第一掺杂区为该第一传导类型。
15. 根据权利要求14所述的方法，其特征在于还包括形成一第二掺杂区，该第二掺杂区是由该基板表面向下扩展且在该深阱之内， 并且该第二掺杂区是隔绝于该对第一阱，且该第二掺杂区为该第二传导类型。
16. 根据权利要求15所述的方法，其特征在于还包括 电性连接一高电压端至该第二掺杂区和该对第一掺杂区其中之一；以及 电性连接一低电压端至另一第一掺杂区。
17. 根据权利要求15所述的方法，其特征在于该第一与该第二掺杂区所掺杂 量约为lxl0力cm3至5xl0'6/cm3。
18. 根据权利要求14所述的方法，其特征在于在形成该对第一阱和该第二阱其特征在于该对第一阱分别与该第二 ，其特征在于该第二阱的注入量对该第 ，其特征在于该深阱所具的深度约为2 ，其特征在于该第二阱所具的深度约为 ，其特征在于该第一掺杂区至该第二阱的步骤中，是使该对第一阱分别接触该第二阱的两侧。
19. 根据权利要求14所述的方法，其特征在于该深阱所注入的注入量约为lxl0力cm2至5xl(y3/cm2。
20. 根据权利要求14所述的方法，其特征在于还包括 形成一对第三阱分别与该深阱的外侧接触，且该对第三阱为该第一传导类型，并且是由该基板表面向下扩展。
21. 根据权利要求20所述的方法，其特征在于该第三阱与该对第一阱所注入 的注入量约为lxlO'Vcm2至3xl(f/cm2。
全文摘要
一种具有高崩溃电压与高电阻值的半导体结构及其制造方法，其半导体结构至少包括一基板，为一第一传导类型；一深阱，为一第二传导类型，是形成于基板内并由基板的表面向下扩展；一对第一阱，为第一传导类型，是形成于基板内并由基板的表面向下扩展，且形成在深阱之内；一第二阱，为第二传导类型，是形成于基板的深阱内并由基板表面向下扩展，且第二阱形成在第一阱之间，第二阱的注入量是低于第一阱的注入量；一对第一掺杂区，为第一传导类型，是分别形成在第一阱之内由基板表面向下扩展。
文档编号H01L29/86GK101221988SQ20081000331
公开日2008年7月16日 申请日期2008年1月16日 优先权日2007年5月11日
发明者蒋秋志, 黄志丰 申请人:崇贸科技股份有限公司