专利名称：具有改进的裂纹防护的半导体晶片的制作方法
具有改进的裂紋防护的半导体晶片技术领域[oooii本发明主要涉及半导体晶片的制造，以及更具体而言，涉及包括防护由单元片工具所引发的裂紋扩展的半导体晶片的制造方法。
背景技术：
0002单一的集成电路或芯片通常由被称为半导体晶片的较大 结构所形成，半导体晶片通常主要包括硅(尽管可以使用其他材料诸如 砷化镓和磷化铟)。半导体晶片包括以行和列布置的多个集成电路，每 个集成电路的周边形状通常为正方形或矩形。0003通常，在完成半导体晶片制造后，沿着位于集成电路的 每个行和列之间的两组相互垂直的平行线或道，半导体晶片被锯成或 "切成，，正方形或矩形的分立集成电路。切单的集成电路通常被称为单 元片(die)。
本发明通过实例进行说明并不受限于附图，在附图中相 似的参考标记表示相似的元件。附图中的元件从简化和清楚的角度进 行了说明，不必要按比例绘制。00101图l是说明单元片的实例布局图的半导体晶片的顶视图；0011图2是
图1中所示的半导体晶片的部分顶视图，更加详 细地显示了单元片区域的形成；0012图3A是根据本发明实施例的半导体晶片的部分橫切面应力吸收材料可以包括聚合物、合成石蜡或珪酮 (silicone)。在应力吸收材料可以是聚合物的实施例中，优选聚合物 时低应力聚合物树脂。
在图3A到图4A所说明的实施例中，每个线308、 310 包括在半导体晶片300的顶表面320之间延伸并穿过到达基片102的 至少一个连续的沟槽316。如图4B所示，沟槽316外周地限定了各 自的单元片区域200，以在其周围形成边界。[0042可以利用任何适合的制造工艺，诸如，例如光刻、干法 刻蚀或激光工艺，形成沟槽316。尽管优选地，利用传统的湿法或千 法刻蚀技术刻蚀出每个沟槽316。就每个沟槽316的宽度(W)330(图 4A)而言，沟槽316的宽度可以介于大约3nm到大约10jun之间，但 通常大约为5 nm。[0043在所说明的实施例中，每个沟槽316通常具有矩形的横 切面轮廓。然而，应当理解的是可以使用其他的横切面轮廓，诸如， 例如楔形。0044不管横切面轮廓如何，每个沟槽316被填充以应力吸收 材料，用以在切片工艺中降低在单元片上由单元片工具诱发的应力。 在本实例中，应力吸收材料为低应力聚合物树脂，诸如聚酰胺。然而， 应当理解的是可以使用其他类型的材料，诸如，例如另一种聚合物、 合成石蜡或硅酮。[00451将每个沟槽316填充以应力吸收材料提供了插栓或"铆 钉"状结构，该结构降低在切片过程中在单元片区域200上由单元片 工具诱发的应力。因此，对于低-K和非低-K半导体产品来说，半导 体晶片300较不易受层间脱层(ILD)的影响。0046如图3B中更加详细显示的，在沟槽316内的应力吸收材 料和与应力吸收材料和层302交接的壁322、 324之间的键合被期望 提供进一步防止由单元片工具所诱发的层间脱层。所产生的插栓或 "铆钉"状结构趋向于沿沟槽316的深度方向支持层302。换言之，接 合趋向于在切片工艺中一起保持住层302，从而降低半导体晶片300 产生层间脱层的敏感性。另外，沟槽316内的应力吸收材料的存在也 在沟槽316宽度方向328上提供了对半导体晶片300的刚性，从而降 低了半导体晶片300发生层间脱层的敏感性(在使晶片弯曲时可能出现)。00471除了降低半导体晶片300产生层间脱层的敏感性之外， 通过提供对单元片边缘和角的保护，插栓或"铆钉"状结构也降低了半 导体晶片300在切片工艺中发生单元片边缘和角碎片的敏感性。事实 上，应力吸收材料提供了外周地限定单元片区域200的保护性阻挡层。0048将沟槽316填充以应力吸收材料优选发生在晶片制造过 程中。理想地，在晶片制造过程中，将应力吸收材料涂敷到半导体晶 片300上，作为最终晶片表面。[0049现在参照图5，在切片工艺中，切片工具(诸如切锯)将相 邻的单元片区域200分离开。如果切片工具为切锯500，那么相邻的 单元片区域200的分离包括切锯500的刀刃沿路径306切割。可以用 于进行切片工艺的切片工具的类型，诸如切锯，属于技术人员的知识 领域。[0050如图5所示，在切片工艺中，切片工具500与沟槽316 内的应力吸收材料相互作用，且不与层302(图3A)的边缘接触。由切 片工具500所诱发的应力被填充沟槽316的应力吸收材料吸收(至少某 种程度上)，因而进一步降低了裂紋扩展的可能性，并因此降低了单元 片区域200的层302内的层间脱层。[00511图6描述了根据本发明的第二实施例的半导体晶片600 的部分顶视图。第二实施例也包括一对线308、 310。然而，在本实施 例中，线308、 310的每一个包括以端部对端部布置的被分离开的沟 槽316。如所示，每个沟槽通常沿其长度方向具有矩形形状，以及在 截面轮廓上通常为矩形。每个沟槽316包含应力吸收材料，如每个先 前所描述的实施例那样。0052图6中所说明的类型的沟槽316的布置提供了额外的裂 紋扩展防护，以及从而层间脱层防护。尤其是，相续的沟槽316的端 部之间的间隙602提供了趋向于沿各自的切割线308、 310而不是向 单元片区域200转移裂紋扩展的力学薄弱区。换言之，源自于切片工 具诱发的应力的裂紋扩展将趋向于以与线308、 310相同的方向上被转移并被置于形成各自切割线308、 310的相续沟槽的端部之间的间 隙606内。0053在图6所说明的实施例中，沟槽316的每个角提供了切 片工具诱发的应力发生集中的点，并从而提供裂紋扩展更加可能启动 的点。在本实例中，由于相续沟槽316的端部包括直角的角，裂紋扩 展在相同切割线308、 310的相续沟槽的角之间被转移。在所说明的 实施例中，沟槽的长度604为50pm。然而，长度可以在30jim到80 Hm之间的范围。0054图7和8分别描述了根据本发明的第三实施例的半导体 晶片700的部分剖视图和顶视图。在图7中所说明的第三实施例中， 沟槽706的第二对线702、 704位于第一对线308、 310之间并与其平 行布置。第二对的沟槽706的每个线702、 704与第一对的线对308、 310的各自一个相关并被从其分离开。0055在图7和8中所说明的实施例中，以与第一对线308、310 的沟槽316相同的方式制造笫二对线702、 704的每个沟槽706。因此， 第二对线702、 704的每个沟槽706具有基本上与包括线308、 310的 沟槽316相同的宽度和长度。另外，每个沟槽706也被填充以与在沟 槽316中所使用的相同的应力吸收材料。尽管在所说明的实施例中， 包括第一对线308、 310的沟槽316具有与包括第二对线702、 704的 沟槽316相同的尺寸，应当理解的是尺寸相同是不必要的。实际上， 在其他实施例中，包括线308、 310的沟槽316和包括线702、 704的 沟槽706的长度和宽度可以是不同的。[0056如图8所示，第二对线702、 704的沟槽706横向,皮偏移 710并4皮从第一对线308、 310的相关沟槽316横断地分隔开来708。 在所说明的实施例中，间距708大约为5jim。然而，间距可以在大约 5jim到10jim之间的范围。就相关沟槽的端部之间的偏移而言(如图8 中作为数字对参考标记，例如316-1， 706-1所示)，在所说明的实施例 中，偏移710为大约15 nm(等效于大约1/3沟槽长度(L))。然而，偏 移710可以介于1/3和1/2沟槽长度(L)之间。[0057图9描述了根据本发明的半导体晶片900的第四实施例 的另一部分图。图9中所说明的实施例与图7和图8中所说明的实施 例类似。然而，在本实施例中，沟槽316、 706的端部的形状促使沟 槽316-n、 704-n(其中n=l到4)的端部之间的点-点式裂紋扩展。在 本实例中，沟槽316、 706的端部为圆锥状并终结于尖头处。尖头提 供了用于使切片工具诱发的应力集中的应力点，从而提供了裂紋扩展 更加可能启动的点。另外，由于相续沟槽的每一个包括尖头，裂紋扩 展在相同线的沟槽的相续沟槽的头之间转移，如图IO所示。[00581正如所要理解的，尽管图9中所说明的实施例包括具有 从沟槽的每个侧面向内逐渐变细而在尖头处终结的端部的沟槽，应当 理解的是可以使用其他形状的头获得相同的结果。然而优选的是端部 包括具有从其以尖角延伸的圆锥侧面的尖头。00591图11描述了根据本发明的半导体晶片1100的第五实施 例的部分顶视图。图11中所说明的实施例包括线308、 310的组合， 该组合包括参照图3A和4A描述的类型的沟槽316，并与参照图9描 述的类型的沟槽706的第二对线702、 704线组合。0060正如将会理解的，在不偏离本发明范畴的情况下，也可 以形成其他组合。在本实施例中，沟槽706的线702、 704提供了最 初的保护机制以通过间隙602转移由切片工具诱发的裂紋扩展。包括 沟槽316的线308、 310提供第二中保护机制，该机制减轻单元片区 域200因切片工具诱发的应力并进一步降低了半导体晶片1100受损 或退化的敏感性。正如将会理解的，可以互换所描述的第一对线308、 310和第二对线702、 704，使得线308、 310包括一对被分开的沟槽 以及线702、 704包括连续的沟槽。[0061尽管此处已经详细地说明了本发明的某些实施例，应当 显而易见的是，在不偏离下列权利要求中所提出的本发明范畴的情况 下，对上述实施例的修改和调整可以发生在本领域的技术人员身上。 因此，书面描述和附图被看作是说明性的而不是限制性的，并且所有 的这样的修改目的是被涵盖于本发明的范畴内。此处针对具体实施例所描述的任何益处、优势或问题的解决方案不是用来被理解成任何或 所有的权利要求的关键的、要求的或基本的特征或元素。
权利要求
1.一种制造用于切片的半导体晶片的方法，该方法包括提供半导体晶片，该半导体晶片包括基片和在其上形成单元片区域结构的多个上层，设置该结构使得通过用于切片工具的路径将相邻的单元片区域分开；在每个路径内制造一对被分隔开的线，每个线限定各自路径的切割边缘并且包括在晶片顶表面和基片之间延伸的至少一个沟槽；以及用应力吸收材料填充每个沟槽以在切片过程中降低单元片上由单元片工具诱发的应力。
2. 根据权利要求1的制造半导体晶片的方法，其中每个线被制 造成以端部对端部布置的沟槽的线
3. 根据权利要求2的制造半导体晶片的方法，其中相继的沟槽 的端部被分隔开。
4. 根据权利要求3的制造半导体晶片的方法，其中相继的沟槽 的端部之间的间距在大约5 nm到大约10 fim的范围。
5. 根据权利要求3的制造半导体晶片的方法，其中相继的沟槽 的端部被成形为促使在切片过程中裂紋在其间扩展。
6. 根据权利要求5的制造半导体晶片的方法，其中端部的形状 为尖状。
7. 根据权利要求2的制造半导体晶片的方法，其中每个沟槽的 长度在大约30 nm到大约80 jim的范围。
8. 根据权利要求1的制造半导体晶片的方法，其中应力吸收材 料选自聚合物、合成石蜡以及硅酮中的一种。
9. 根据权利要求1的制造半导体晶片的方法，在用应力吸收材 料填充每个沟槽的步骤之前，进一步包括在第一对线之间制造第二对 线，第二对线的每个线包括与第一对线的沟槽平行的至少一个沟槽， 并且其中第二对线的每个线被从笫一对线的相关沟槽横向地偏移以 便与其间隔开大约5 nm到大约10 nm范围的间距。
10. 根据权利要求9的制造半导体晶片的方法，其中第二对线的 沟槽具有基本上与第一对的沟槽相同的尺寸，并且相对第 一对的沟槽 在纵向上被偏移以便沿它们的长度某种程度地交叠。
11. 一种半导体晶片，包括 基片；位于基片上的多个上层，上层形成单元片区域结构，设置该结构 使得通过用于切片工具的路径将相邻的单元片区域分开；位于每个路径内一对被分隔开的线，该对的每个线限定各自路径 的切割边缘并且包括在晶片顶表面和基片之间延伸的至少一个沟槽； 以及布置于每个沟槽内的应力吸收材料，用于在切片过程中降低单元 片上由单元片工具诱发的应力。
12. 根据权利要求11的半导体晶片，其中每个线被制造成以端 部对端部布置的沟槽的线。
13. 根据权利要求12的半导体晶片，其中相继的沟槽的端部被 分隔开。
14. 根据权利要求13的半导体晶片，其中相继的沟槽的端部之 间的间距在大约5 jim到大约10 nm的范围。
15. 根据权利要求13的半导体晶片，其中相继的沟槽的端部被 成形为促使在切片过程中裂紋在其间扩展。
16. 根据权利要求15的半导体晶片，其中端部的形状为尖状。
17. 根据权利要求11的半导体晶片，其中每个沟槽的长度在大 约30 nm到大约80 nm的范围。
18. 根据权利要求ll的半导体晶片，其中应力吸收材料选自聚 合物、合成石蜡和硅酮中的一种。
19，根据权利要求11的半导体晶片，进一步包括位于第一对线 之间的第二对线，第二对线的每个线包括与第一对线的沟槽平行的至 少一个沟槽，并且其中第二对线的每个线被从第一对线的相关沟槽横 向地偏移以便与其间隔开大约5 nm到大约10 nm范围的间距。
20.根据权利要求19的半导体晶片，其中第二对线的沟槽具有 基本上与第一对线的沟槽相同的尺寸，并且相对第一对线的沟槽在纵 向上被偏移以便沿它们的长度某种程度地交叠。
全文摘要
一种制造用于切片的半导体晶片的方法，包括提供半导体晶片，该晶片包括基片和位于基片上的形成单元片区域结构的多个上层。设置该结构目的是通过用于切片工具的路径将相邻的单元片区域分离开来。在每个路径内，制造一对被分隔开的线。每个线限定各自路径的一个切割边缘并且具有在晶片顶表面和基片之间延伸的至少一个沟槽。用应力吸收材料填充每个沟槽，用于在切片过程中降低单元片上由单元片工具诱发的应力。
文档编号H01L23/00GK101236920SQ20081000324
公开日2008年8月6日 申请日期2008年1月28日 优先权日2007年1月29日
发明者卢威耀, 叶兴强, 陈兰珠 申请人:飞思卡尔半导体公司