专利名称：制造半导体器件的方法
技术领域：
本发明涉及一种制造半导体器件的方法。
技术背景在制造具有铜互连的半导体器件时，可能在铜互连上形成凸起物 (例如，在金属膜的表面上出现的凸起)。凸起物是由铜互连中单晶 粒的二次生长引起的。特别地，如图7的剖视图所示，通过二次生长 形成了大的单晶粒101。当单晶粒101上升时，在铜互连100的表面上 会出现凸起物。美国专利No. 6,500,754公开了一项在400'C或更高处 进行的铜互连的退火技术以抑制凸起物的产生。在对铜互连进行CMP (化学机械抛光)之前进行该退火。除了美国专利No. 6,500,754外，与本发明相关的现有技术文档还 有日本专利申请公开No. 2001-7114 (以及其相应的美国专利No. 6,514,853)和PCT国际公开No. 01/099168。本发明人认识到以下内容增高退火温度能抑制凸起物，但是导致空穴的产生。如美国专利No. 6,500,754所描述的，当退火温度被设 置为40(TC或更高时，在执行CMP后产生了一些空穴。可能会产生每 个长度约O.lum的空穴。因此，在具有最小互连宽度为O.lym或更 小的半导体器件中，由于空穴的出现可能引起严重的缺陷，因此特别 强烈地要求抑制空穴。发明内容根据本发明，提出了一种制造半导体器件的方法。方法包含在 覆盖在衬底上的绝缘膜中形成铜互连；并且在300'C或更低对所述铜互 连进行退火。铜互连具有最小互连宽度0.1um或更小，以及最大互连 宽度lum或更小。根据本发明，铜互连的退火温度是30(TC或更低。釆用该温度， 能充分地防止空穴的出现。另外，铜互连的最大宽度被设置为l"m或 更小。当互连宽度为lwm或更小时，即使在退火温度低的情况下，也 能防止凸起物的出现。因此，依据本发明，能抑制凸起物和空穴。依据本发明，提出了一种制造半导体器件的方法，其能抑制凸起 物和空穴。
通过下述结合附图对几个优选实施例的描述，本发明的上述以及其它发明目的、优点和特性将更加明显易懂，其中图1A到1C示出了依据本发明制造半导体器件方法的一个实施例 的工艺剖视图；图2A到2C示出了依据本发明制造半导体器件方法的实施例的工 艺剖视图；图3A到3C示出了依据本发明制造半导体器件方法的实施例的工 艺剖视图；图4示出了说明实施例效果的曲线图；图5示出了说明实施例效果的剖视图；图6示出了说明实施例效果的曲线图；以及图7示出了说明凸起物出现原理的剖视图。
具体实施方式
下面参考说明性实施例对本发明进行描述。所属领域的技术人员将认识到，使用本发明的教导，能实现多种可选实施例，并且本发明 并不局限于为说明性目的而示例的实施例。下面参考附图，对依据本发明的制造半导体器件方法的优选实施 例进行详细描述。当然，应认识到，在提及不同图中的相同部分时采 用相同的参考数字。参考图1A到3C，对依据本发明的制造半导体器件方法的示例性 实施例进行描述。简而言之，制造方法包含步骤在覆盖半导体衬底 的绝缘膜中形成铜互连；并且在30(TC或更低对铜互连进行退火。在绝 缘膜中形成的铜互连中，铜互连具有0.1 n m或更小的最小互连宽度， 以及1 "m或更小的最大互连宽度。更具体地说，首先，绝缘膜20形成在绝缘膜IO上，其中绝缘膜 IO形成在如硅衬底的半导体衬底(未示出)上(图1A)。在实施例中， 绝缘膜20包含堆叠层，其中堆叠层包含SiCN膜22、低k(低介电常 数)膜24以及Si02膜26。例如，SiCN膜22、低k膜24以及Si02膜 26的厚度分别为50nm、 200nm和100nm。随后，在绝缘膜20中形成 用于铜互连50的沟槽82 (图1B)。铜互连50将在稍后进行描述。在工艺的下一步骤中，形成阻挡金属膜92和铜膜94并使之嵌入 在沟槽82中(图1C)。铜膜94将构成铜互连50,其中铜互连50将 在稍后进行描述。例如，阻挡金属膜92和铜膜94的厚度分别为50nm 和500nm。在实施例中，通过例如电镀的镀形成铜膜94。紧接着镀之 后，铜互连(即，铜膜94)立即被退火。退火温度为30(TC或更低。 更优选地，退火温度为25(TC或更高到28(TC或更低。在工艺的下一步骤中，通过CMP去除位于沟槽82之外区域的阻 挡金属膜92和铜膜94。结果，在沟槽82中通过阻挡金属膜52形成铜 互连50 (图2A)。随后，绝缘膜30和40按照该顺序形成在绝缘膜20上(图2B)。例如，可以通过化学气相淀积(CVD)方法形成绝缘 膜30和40。在这种情况下，退火温度优选等于或高于CVD方法实现 的处理温度(即，CVD系统的处理室中的温度)。在本实施例中，绝缘膜30包含堆叠层，其中该堆叠层包含SiCN 膜32和低k膜34。绝缘膜40包含堆叠层，其中该堆叠层包含Si02膜 42、低k膜44和Si02膜46。例如，SiCN膜32、低k膜34、 Si。2膜 42、低k膜44以及Si02膜46的厚度分别是50nm、 200nm、 100nm、 200nm和100nm。在工艺的下一步骤中，形成穿透绝缘膜30和40的通孔84(图2C)。 随后，形成用于铜互连的沟槽86以穿透绝缘膜40 (图3A)。铜互连 70将在稍后进行描述。沟槽86被形成为与通孔84相通。然后，阻挡 金属膜96和铜膜98按该顺序被形成，并嵌入在通孔84和沟槽86中 (图3B)。铜膜98将构成铜互连70，其中铜互连70将稍后进行描述。 例如，阻挡金属膜96和铜膜98的厚度分别是50nm和500nm。在本实 施例中，通过例如电镀的镀形成铜膜98。在上述镀之后，铜互连(即，铜膜9S)立即被退火。退火温度和 铜膜94的上述退火的温度一样。然后，通过CMP去除位于通孔84和 沟槽86之外区域的阻挡金属膜96和铜膜98。结果，在通孔84中通过 阻挡金属膜62形成通路插塞60，并且在沟槽86中通过阻挡金属膜72 形成铜互连70 (图3C)。在本实施例中，铜互连50和70分别与M1 互连和M2互连相对应，其中Ml互连表示多层互连的最低层中的互连， 以及M2互连表示次最低层中的互连。下面描述实施例的效果。在实施例中，铜互连的退火温度是300 'C或更低。采用该温度，能充分地抑制出现空穴。另外，铜互连的最 大宽度被设置为l"m或更小。也就是说，通过本方法制造的半导体器 件中的每个铜互连都具有lym或更小的宽度。当互连宽度为lum或更小时，即使在退火温度低的情况下，也能防止凸起物的出现。因此， 在本实施例中，能抑制凸起物和空穴。图4示出了表示凸起物数目和互连宽度关系的曲线图，其中凸起 物出现在铜互连中。凸起物在如下条件下被测量退火温度被设置为 250°C ，且SiCN膜22、低k膜24、Si02膜26的厚度分别被设置为50nm、 200nm和100nm。从该曲线图中可以了解，互连宽度越窄，凸起物的 数目变得越小。同时还能认识到，当互连宽度为lum或更小时，测量 到的凸起物数目为零。考虑到，如图5的剖视图所示，当铜互连100 的宽度较窄时，铜互连100中的单晶粒102的二次生长被抑制。图6示出了表示空穴数目和退火温度间关系的曲线图，其中在 CMP工艺后出现了空穴。水平轴表示退火温度，也就是说，在镀之后 立刻获得的热处理温度(。C)。退火时间被设置为三分钟。竖轴表示 被测量的空穴的数目。空穴的数目具有如下值，其中该值表示(通过 视觉检查)在单晶片的100个位置发现缺陷时由空穴所导致的缺陷的 数目。测试对象是两个晶片。 一个晶片的测量结果被绘制为通过空白 圆圈表示的点Pl。另一个晶片的测量结果被绘制为通过实心圆圈表示 的点P2。从曲线图中可以看出，当退火温度为300'C或更低时，出现的空 穴数目能被充分地抑制。在30(TC左右，虽然空穴的数目超过目标值， 但空穴的数目在允许范围内。当退火温度为28(TC或更低，出现的空穴 的数目能被抑制到目标值或更少。在本实施例中，如果退火温度被设置为等于或高于CVD方法获得 的处理温度，则能有效地防止通过CVD方法而形成的绝缘膜的剥离。 另外，当退火温度被设置成25(TC或更高时，能在相对较高的温度下通 过CVD方法形成膜，因而能以足够高的膜形成率形成质量极好的膜。在前述的说明中，参考本发明的特定示例性实施例对本发明进行 了描述。然而，很显然本发明并不限于示例性实施例，而是能进行多 种修改。例如，在上述实施例中对用于形成铜互连的双大马士革工艺 进行了描述。然而，铜互连也可以通过单大马士革工艺形成。另外， 当铜互连被退火时，铜互连可以连接到焊盘，也可以不连接到焊盘。 在这种情况下，焊盘指端子部分，在进行电测试时其与针形探头导电 相连。很明显，本发明并不局限于上述实施例，可以在不背离本发明的 范围和精神的情况下对其进行改进和改变。
权利要求
1.一种制造半导体器件的方法，包含在覆盖衬底的绝缘膜中形成铜互连，所述铜互连具有0.1μm或更小的最小互连宽度，以及1μm或更小的最大互连宽度；以及在300℃或更低对所述铜互连进行退火。
2. 如权利要求l所述的制造半导体器件的方法，其中 所述形成铜互连包含通过镀形成构成所述铜互连的铜膜；以及 在所述镀之后立刻进行所述铜互连的所述退火。
3. 如权利要求l所述的制造半导体器件的方法，进一步包含，在铜互连的所述退火之后，通过化学气相淀积方法，在所述绝缘膜上形 成第二绝缘膜，其中所述铜互连形成在所述绝缘膜中，其中铜互连的所述退火在如下温度处进行，所述温度等于或高于 通过所述化学气相淀积方法获得的处理温度。
4. 如权利要求l所述的制造半导体器件的方法，其中所述铜互连 的所述退火在25(TC或更高处进行。
5. 如权利要求l所述的制造半导体器件的方法，其中所述铜互连 的所述退火包含对不与焊盘相连的所述铜互连进行退火。
全文摘要
一种制造半导体器件的方法，包含在覆盖在衬底上的绝缘膜内形成铜互连；并且在300℃或更低对铜互连进行退火。铜互连具有最小互连宽度0.1μm或更小，以及最大互连宽度1μm或更小。
文档编号H01L21/768GK101241878SQ200810005759
公开日2008年8月13日 申请日期2008年2月4日 优先权日2007年2月9日
发明者松原义久 申请人:恩益禧电子股份有限公司