专利名称：使用三栅极工艺的cmos图像传感器的方法和结构的制作方法
技术领域：
本发明涉及集成电路和制造半导体器件的方法。更具体地，本发明 提供用于先进应用的具有降低的暗电流特性的CMOS图像传感器的制 造方法和结构。但是，应认识到本发明具有更宽广的应用范围。
背景技术：
集成电路(IC)已经从在硅单片上制造的少量互连器件发展到几百 万个器件。目前的IC提供远远超过原来设想的性能和复杂性。为了实 现在复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)方 面的改进，最小器件特征的尺寸(亦称器件，，几何尺寸")已经随每代IC 变得越来越小。现在制造的半导体器件具有宽度小于1/4微米的特征。
增加电路密度不仅提高IC的复杂性和性能，而且为消费者提供更 低成本的部件。IC制造厂可花费数亿甚至数十亿美元。每个制造厂将 具有一定的晶片生产能力，而每个晶片将在其上具有一定数目的IC。 因此，通过使IC的单个器件越小，在每个晶片上可以制造的器件就越 多，从而增加制造厂的产量。使器件更小非常具有挑战性，这是因为IC 制造中使用的每项工艺都具有限制。亦即，给定工艺通常仅能加工小至 一定的特征尺寸，然后需要改变工艺或器件布图。
这种限制的例子存在于图像传感器中，特别是消费应用中的图像传 感器中。随着对像素灵敏度和像素密度的要求增加，像素布局和相关的 集成电路设计变得更关键。在本说明书全文、特别是下文中将进一步详 细描述这些及其它限制。
由上可知，需要用于加工半导体器件的改进技术。
发明内容
根据本发明的实施方案，提供一种形成CMOS图像传感器的方法。 更具体地，本发明提供一种没有不透光接触区并具有降低的暗电流特性 的CMOS图像传感器的制造方法和结构。但是应认识到本发明具有更 宽广的应用范围。例如，该方法可以应用于制造其它集成电路，如逻辑 器件、存储器件等。根据本发明的一个实施方案，提供一种CMOS图像传感器的形成方 法和结构。所述方法包括提供具有P-型杂质特性的半导体衬底。所述半 导体衬底包括表面区域。所述方法在所述表面区域的第一区域中形成第 一厚度的二氧化硅。所述方法在所述表面区域的第二区域中形成第二厚 度的二氧化硅。所述方法在所述表面区域的第三区域中形成第三厚度的 二氧化硅。所述方法包括形成覆盖在第二区域上的第一栅极层和覆盖在 第三区域上的第二栅极层，同时暴露出第 一厚度的二氧化硅的一部分。 所述方法包括在所述表面区域的第一区域中的第一厚度的二氧化硅下 方的邻近区域内形成N-型杂质特性，以形成其特征为N-型杂质区域和 P-型衬底的光电二极管器件。
在一个可选择的实施方案中，提供一种形成CMOS图像传感器的方 法。所述方法包括提供具有P-型杂质特性的半导体衬底。所述半导体衬 底包括表面区域。所述方法包括在所述表面区域的第一区域中形成第一 厚度的二氧化硅，在所述表面区域的第二区域中形成第二厚度的二氧化 硅，和形成覆盖在第二区域上的第一栅极层和覆盖在第三区域上的第二 栅极层，同时暴露出第一厚度的二氧化硅的一部分。所述方法也在所述 表面区域的第一区域中的第一厚度的二氧化硅下方的邻近区域内形成 N-型杂质特性，以形成其特征为N-型杂质区域和P-型衬底的光电二极 管器件。
通过本发明可以实现相对于常规方法的许多优点。例如，本发明 的技术提供依赖常规技术的易用方法。在一些实施方案中，所述方法提 供更高的器件可靠性和性能。基于实施方案，可以实现这些优点中的一 个或多个。在本说明书全文、特别是下文中将更详细地记栽这些及其它 优点。
参考以下详细说明和附图可以更全面地理解本发明的各种另外的 目的、特征和优点。
图l是根据本发明的一个实施方案形成CMOS图像传感器的简化的 工艺流程图。
图2-12是说明根据本发明的实施方案形成CMOS图像传感器的方 法的简图。
图13是示出制造CMOS图像传感器的常规方法的简图。图14是说明根据本发明的一个实施方案的实验结果的简图。
具体实施例方式
根据本发明的实施方案，提供形成CMOS图像传感器的技术。具体 地，根据本发明的实施方案提供形成具有降低的漏电流的CMOS图像 传感器的技术。但是应认识到根据本发明的实施方案具有更宽广的应用 范围。例如，根据本发明的实施方案可以应用于形成其它的集成电路器 件等。
CMOS图像传感器作为用于数字消费应用的优选技术出现。为了能 够改善像素感测性能，CMOS图像传感器技术需要改进的像素布局设计 和集成电路加工。暗电流是影响传感器性能的主要因素，特别是在低照 明条件下。可对暗电流有贡献的因素包括光电二极管区域和周围区域中 的硅表面和硅-栅极氧化物层界面上的缺陷。
图l是说明根据本发明的一个实施方案形成CMOS成像装置的方法 的简化工艺流程图。如图所示，所述方法提供具有P型杂质特性的半导 体衬底(步骤102 )。所述半导体衬底可以是单晶硅晶片或绝缘体上硅或 硅锗衬底等。所述方法包括形成覆盖在半导体衬底的第一区域上的第一 介电层(步骤104)。第一介电层的特征在于第一厚度。在一个具体实施 方案中，第一介电层可以是使用热生长方法形成的二氧化硅。在一个具 体实施方案中，第一区域包括在所述半导体衬底内形成的光电二极管器 件区域(步骤106 )。所述方法还形成覆盖在所述半导体衬底的第二区域 上的第二厚度的第二介电层(步骤108 )。所述方法形成覆盖在所述半导 体衬底的第三区域上的第三介电层(步骤110 )。在一个具体实施方案中， 所述方法形成覆盖在第二介电层上的第一栅极结构(步骤112)和覆盖 在所述第三介电层上的第二栅极结构(步骤114 )。所述方法实施其它步 骤以完成CMOS图像传感器器件(步骤116)。当然，可有其它的变化， 改变和替代方案。
上述步骤顺序提供了根据本发明的一个实施方案形成CMOS图像 传感器的方法。如图所示，所述方法包括提供覆盖在光电二极管器件区 域上的介电层的步骤。所述介电层保护衬底的表面区域和界面区域免受 损伤和污染。作为选择，根据具体的实施方案，可以加入一个或多个步 骤，可以删除一个或多个步骤，可以以不同的顺序实施一个或多个步骤。
图2-11是说明根据本发明的一个实施方案形成CMOS图像传感器的方法的简图。具体地，图2-11示出形成CMOS图像传感器的三栅极 结构的方法。这些图仅是举例，不应该不合理地限制本发明权利要求的 范围。本领域技术人员将认识到其它的变化、改变和替代方案。
如图2所示，所述方法包括提供半导体衬底202。所述半导体衬底 包括表面区域204。所述半导体衬底可以是硅晶片、绝缘体上硅(SOI) 衬底、硅锗衬底等。在一个具体实施方案中，所述半导体衬底是掺杂有 P-型杂质的硅晶片。当然，可有其它的变化、改变和替代方案。
参考图3，所述方法包括形成覆盖半导体衬底表面的第一介电层 302。根据应用，所述介电层可以是热生长的氧化物、沉积的二氧化硅、 氮化硅或其组合。在一个具体实施方案中，使用厚度为约10埃到约200 埃的热氧化物形成第一介电层。当然，可有其它的变化、改变和替代方 案。
如图4所示，所述方法在P-型半导体衬底的第一部分中形成N型杂 质区域402。在一个具体实施方案中，N型杂质区域和P型杂质导致形 成半导体衬底内的光电二极管器件区域。N型杂质可包括如磷、砷或锑 等的物质。例如，可以使用砷物质通过离子注入方法提供N型杂质区域。 当然可以有其它的变化、改变和替代方案。还如图4中所示，在光电二 极管器件区域的表面区域404中形成P-型杂质，以形成针脚型光电二极 管器件结构。针脚型光电二极管结构降低某些暗电流，例如由于表面缺 陷导致的暗电流。当然，可有其它的变化、改变和替代方案。
在一个具体实施方案中，所述方法形成覆盖在第一介电层的第一区 域上并暴露出其它区域504的第一掩模层502。如图所示，第一介电层 的第一区域覆盖至少光电二极管器件区域。在一个具体实施方案中，可 以使用光刻胶材料来提供第 一掩模层。所述方法包括移除暴露的第 一介 电层，如图6所示。第一电介质602的厚度覆盖光电二极管器件区域。 在一个具体实施方案中，可以使用现有技术已知的干蚀刻方法移除暴露 的第一介电层的一部分。或者，根据应用，可以使用湿蚀刻方法移除暴 露的第一介电层。本领域技术人员将认识到其它的变化、改变和替代方 案。
参考图7，所述方法包括对半导体衬底进行热氧化过程。如图所示， 所述热氧化过程形成覆盖在半导体衬底上的第二介电层。第二介电层包 括覆盖在光电二极管器件区域上的第二厚度702和覆盖在半导体衬底的其它表面区域上的第三厚度704。如图所示，第二厚度大于第三厚度。
参考图8，所述方法包括形成覆盖在第二介电层一部分上并暴露出 其它区域的第二掩模层802。如图所示，第二介电层的所述部分包括覆 盖在光电二极管器件区域和CMOS图像传感器的第一区域804上的部 分。所述方法包括移除暴露的第二介电层，如图9所示。可以使用现有 技术已知的等离子体环境蚀刻方法移除暴露的第二介电层，或者，根据 实施方案可以使用湿蚀刻方法移除暴露的第二介电层。如图所示，所得 介电层包括覆盖在光电二极管器件区域上的具有厚度904的第一部分 902和覆盖在第一区域上的具有厚度卯8的第二部分906。当然，可有 其它的变化、改变和替代方案。
如图10所示，所述方法包括对衬底进行第二热氧化过程，形成覆 盖在半导体衬底上的第三介电层。在一个具体实施方案中，第三介电层 具有覆盖在光电二极管器件区域上的第四厚度1002 、覆盖在第 一 区域上 的第五厚度1004、和覆盖在半导体衬底的第二区域上的第六厚度1006。 如图所示，覆盖在光电二极管区域上的介电层的厚度1002大于厚度 1004,厚度1004大于厚度1006。在一个优选实施方案中，覆盖在光电 二极管器件上的第三介电层的第四厚度1002可以大于约70埃。在一个 替代实施方案中，厚度1002可以大于约100埃。在一个具体实施方案 中，在后续的等离子体蚀刻加工步骤(例如，侧壁蚀刻)中，厚度1002 对下方的光电二极管器件区域提供保护。当然，可有其它的变化、改变 和替代方案。
在一个具体实施方案中，所述方法包括形成覆盖在第三介电层的第 一区域上的第一栅极结构1008和覆盖在第三介电层的第二区域上的第 二栅极结构1010。另外，在周边区域中提供栅极结构1012。在一个具 体实施方案中，可以通过沉积、图案化和蚀刻摻杂的多晶硅材料来形成 第一栅极层和第二栅极层。在一个具体实施方案中，栅极结构1010可 以构造为连接光电二极管器件。例如，栅极结构1010可以是连接光电 二极管器件的扩散区的源极输出器栅极。在一个具体实施方案中，源极 输出器栅极可具有1.8伏的阈值电压(请确定)。在一个具体实施方案中， 栅极结构1008可以是具有3.3伏阈值电压的重置栅极。当然，可有其它 的变化、改变和替代方案。
在一个具体实施方案中，覆盖在光电二极管器件区域上的介电层的第四厚度可以提供为延伸至覆盖包围光电二极管器件区域的区域1103 ， 如图11所示。这种结构对光电二极管器件区域和衬底的界面区域提供 额外的保护。当然，可有其它的变化、改变和替代方案。
所述方法还包括在半导体衬底内形成掺杂的阱区域和源极/漏极区。 例如，如图12所示，CMOS图像传感器包括用于周边电路的P阱区域 1202和N阱区域1208，和用于例如CMOS图像传感器的传输栅极1206 的P阱区域1204。还示出了源极/漏极区域1210。在一个具体实施方案 中，每个源极/漏极区还可以包括轻度掺杂的区域。
所述方法包括形成覆盖在对应栅极结构的一部分上的侧壁间隔物 结构1214。可以通过在各向异性蚀刻过程之前沉积毯覆介电层来形成侧 壁间隔物结构。各向异性蚀刻过程通常是使用合适的反应性组分在等离 子体环境中的干蚀刻。当然，可有其它的变化、改变和替代方案。
如图所示，根据本发明的实施方案，在制造过程的早期，形成覆盖 在光电二极管器件区域上的更厚的介电层1212。该方法对光电二极管器 件区域提供保护，并消除可由后续的等离子体蚀刻过程例如侧壁间隔物 蚀刻过程产生的缺陷。
图13是示出制造CMOS图像传感器的常规方法的简图。如图所示， 提供半导体衬底1301。例如，半导体衬底可以是使用P-型杂质掺杂的 单晶硅。在图13中也示出了掺杂有N型杂质的光电二极管区域1303。 示出形成覆盖在光电二极管区域上的P型杂质区域1305或示出针脚型 光电二极管结构。在表面上提供P-型杂质以防止表面暗电流泄漏。制造 CMOS图像传感器的常规方法还包括形成覆盖在栅极氧化物层1311上 的栅极结构1307。栅极氧化层可以是热生长氧化物。常规方法包括在源 极/漏极区和沟道区中注入的步骤。其后，沉积覆盖在栅极结构上的毯 覆介电层。趙覆介电层通常包括二氧化硅。对逸覆介电层实施各向异性 蚀刻过程，以形成覆盖在部分栅极结构上的间隔物结构1313。在常规方 法中，间隔物蚀刻步骤还包括掩蔽光电二极管区域，以防止在间隔物蚀 刻步骤期间损伤覆盖在光电二极管区域上的热氧化物。然而，光刻胶材 料不能为覆盖在光电二极管器件区域或氧化物/硅界面上的栅极氧化物 层提供充分的保护。栅极氧化物层或栅极氧化物/硅界面中的缺陷导致 如下所示的漏电J危。
图14是说明根据本发明的一个实施方案的实验结果的简图。示出了结漏电流对晶片编号的图。使用不保护光电二极管器件区域的常规方
法制造编号2-19的晶片。使用根据本发明的实施方案的覆盖在光电二 极管器件区域上的厚度约100埃的热氧化物制造编号20-24的晶片。如 图所示，晶片2-19具有每像素0.7到大于2.1fA的漏电流，而晶片20-24 几乎没有漏电流。当然，可有其它的变化、改变和替代方案。
尽管以上已经根据具体实施方案说明了本发明，但是可以有其它的 改变、替代方案和变化。例如，使用P型杂质提供衬底，和使用N-型 杂质区域和P型杂质提供光电二极管器件区域。也可使用特征为N型 杂质的衬底，可以使用P型杂质区域和N型杂质提供光电二极管区域。 另外，示出了两种栅极结构。提供的栅极结构的数目可根据实施方案而 改变。已经描述了使用蚀刻和生长方法形成各种厚度的栅极介电层的方 法。以及其它的方法，例如，在具有不同的掺杂剂浓度的衬底区域上生 长二氧化硅，或其它的三栅极方法。本领域技术人员将认识到许多其它 的变化、改变和替代方案。也应理解，本文记载的实施例和实施方案仅 仅是用于说明性目的，本领域技术人员在本发明的启示下可提出各种改 变或变化，它们也包括在本申请的精神和范围内以及所附权利要求的范 围内。
权利要求
1.一种形成CMOS图像传感器的方法，所述方法包括提供具有P-型杂质特性的包括表面区域的半导体衬底；在所述表面区域的第一区域中形成第一厚度的二氧化硅；在所述表面区域的第二区域中形成第二厚度的二氧化硅；在所述表面区域的第三区域中形成第三厚度的二氧化硅；形成覆盖在所述第二区域上的第一栅极层和覆盖在所述第三区域上的第二栅极层，同时暴露出所述第一厚度的二氧化硅的一部分；和在所述表面区域的第一区域内的第一厚度的二氧化硅下方的邻近区域内形成N-型杂质特性，以形成特征为N-型杂质区域和P-型衬底的光电二极管器件。
2. 权利要求l的方法，其中所述第一厚度的二氧化硅减少所述表面区 域的第一区域上的表面损伤，以减小所述光电二极管器件的暗电流。
3. 权利要求l的方法，还包括在所述第一厚度的二氧化硅和所述N國 型杂质区域之间形成针脚区域。
4. 权利要求l的方法，其中所述第一厚度比所述第二厚度或所述第三 厚度更厚。
5. 权利要求l的方法
6. 权利要求l的方法
7. 权利要求l的方法 件.
8. 权利要求l的方法
9. 权利要求l的方法其中所述第一厚度大于约70埃。其中所述第一厚度大于约100埃。其中所述第 一栅极结构连接所述光电二极管器其中所述第 一厚度是热氧化物材料。 其中所述第 一厚度基本上是二氧化硅材料。
10. 权利要求1的方法，其中所述第一栅极结构提供约1.8V的阈值电压。
11. 权利要求1的方法，其中所述第二栅极结构提供约3.3V的阈值电压。
12. —种形成CMOS图像传感器的方法，所述方法包括 提供具有P-型杂质特性的包括表面区域的半导体衬底； 在所述表面区域的第一区域中形成第一厚度的二氧化硅； 在所述表面区域的第二区域中形成第二厚度的二氧化硅； 形成覆盖在所述第二区域上的第一栅极层，同时暴露出所述第一厚度的二氧化硅的一部分；和在所述表面区域的第一区域内的第一厚度的二氧化硅下方的邻近区 域内形成N-型杂质特性，以形成特征为N-型杂质区域和P-型杂质的光 电二极管器件。
13. 权利要求12的方法，其中所述第一厚度的二氧化硅减少所述表面区 域的第一区域上的表面损伤，以减小所述光电二极管器件的暗电流。
14. 权利要求12的方法，还包括在所述第一厚度的二氧化硅和所述N-型杂质区域之间形成针脚区域。
15. 如权利要求12的方法，其中所述第一厚度比所述第二厚度更厚。
16. 权利要求12的方法，其中所述第一厚度大于约70埃。
17. 权利要求12的方法，其中所述第一厚度大于约100埃。
18. 权利要求12的方法，其中所述第一栅极结构连接所述光电二极管器 件。
19. 权利要求12的方法，其中所述第一厚度是热氧化物材料。
20. 如权利要求12的方法，其中所述第一厚度基本上是二氧化硅材料。
21. 权利要求12的方法，其中所述第一栅极结构提供约1.8V的阈值电 压。
全文摘要
本发明提供一种使用三栅极工艺形成CMOS图像传感器的方法，所述方法包括提供具有P-型杂质特性的包括表面区域的半导体衬底。所述方法在所述表面区域的第一区域中形成第一厚度的二氧化硅，在所述表面区域的第二区域中形成第二厚度的二氧化硅，和在所述表面区域的第三区域中形成第三厚度的二氧化硅。所述方法包括形成覆盖在第二区域上的第一栅极层和覆盖在第三区域上的第二栅极层，同时暴露出第一厚度的二氧化硅的一部分。在所述表面区域的第一区域内的第一厚度的二氧化硅下方的邻近区域内形成N-型杂质特性，以形成特征为N-型杂质区域和P-型衬底的光电二极管器件。本发明还提供一种使用三栅极工艺的CMOS图像传感器的结构。
文档编号H01L21/822GK101630659SQ20081004074
公开日2010年1月20日 申请日期2008年7月15日 优先权日2008年7月15日
发明者杨建平, 霍介光 申请人:中芯国际集成电路制造(上海)有限公司