电性连接结构及其制备方法
【技术领域】
[0001]本发明是关于一种电性连接结构及其制造方法，特别是关于一种铜对铜的电性连接结构及其制造方法。
【背景技术】
[0002]近年来电子半导体的发展趋势中，持续追求小型化、高效率、低消耗及低成本。由于娃穿孔(TSV，Through Silicon Via)是利用激光在晶圆或芯片上钻出孔洞(Via)，再将导电材料填充至孔洞中形成导电通路，藉此垂直联络同一芯片的上下表面，有利于堆叠多个芯片，这种技术称为三维度集成电路(3D IC)构装技术。相较于以往的多芯片封装，立体构装技术可透过多个芯片的堆叠来缩短讯号传递路径，使讯号传递更快速，同时也可减少封装体所占据的空间，这些优点使得3D IC成为各半导体大厂竞相发展的技术，也成为国内集成电路制造与封测产业维持竞争力的关键。
[0003]各半导体大厂，例如台积电、日月光、硅品、力成等，在近几年皆积极架构2.5D与3D IC的封测产能。除此之外，其他半导体大厂如三星、尔必达及英特尔等公司都已同样投Λ 3D IC的研发和生产。可预期3D IC产品将会成为下世代的主流电子商品。
[0004]在3D IC构装技术中，硅芯片透过垂直堆叠的方式连结，可大幅缩小元件体积、增加效率、降低能量消耗与提高功能性。其中，TSV连通为3D IC的核心科技，其关键制程包含了晶圆薄化、直通硅穿孔与铜对铜连结等。而在铜对铜连结中，可通过直接扩散接合法或微凸块接合法来达成。直接扩散接合法不需引入其他材料，可形成高纯度的铜对铜接点。但为驱动铜原子的扩散，必须给予高温(通常300°C或更高)和高压(25bar以上)，加上铜基材表面通常需要前处理等额外的制程，以活化铜的接合表面。这些复杂的工序以及预先处理的方式使得直接扩散接合法为一相当耗费成本且繁杂的制程。此外，于接合时所须的高压不但耗费成本，也可能对已形成在芯片上的电子部件造成损害。另一方面，微凸块接合法则是包含焊接工序，即熔融状态的焊料湿润基板且固化，以形成电性连接，因此不需要复杂的前处理和高的加工压力。然而，焊锡通常是锡所组成的，会和作为基材的铜金属反应，在接点中生成大部份的脆性且阻碍电性的介金属化合物(Intermetallic compound, IMC)，因而大幅降低接点的可靠度。
[0005]故，有必要提供一种电性连接结构及其制造方法，提供具有高可靠度的铜对铜接合结构，以解决习用技术所存在的问题。
【发明内容】
[0006]本发明的主要目的在于提供一种电性连接结构及其制造方法。在铜对铜的接点之间引进纯镓与镍，由于现有介金属化合物不会在焊接过程中形成，因此解决了因介金属化合物的生成而降低铜对铜接合可靠度的问题。此外，利用镓金属所特有的低熔点(仅为29.7°C )及在一般温度下的高流动性，于接合时仅需相对较低的接合温度及压力就可以形成具有可靠度的铜对铜接合。
[0007]为达上述的目的，本发明的一实施例提供一种电性连接结构，其中所述电性连接结构包含:一第一铜层；一第二铜层；以及一复合金属层，配置于所述第一铜层和所述第二铜层之间，其中所述复合金属层包含0.01重量％€镓€ 20重量％、0.01重量铜兰50重量％和30重量％兰镍兰99.98重量％。
[0008]在本发明的一实施例中，所述复合金属层具有面心立方晶体结构。
[0009]在本发明的一实施例中，所述复合金属层包含0.01?10重量％的镓、0.01?10重量％的铜以及80?99.98重量％的镍。
[0010]本发明的另一实施例提供一种电性连接结构的制造方法，其中所述制造方法包括步骤:(I)提供一第一铜层和一第二铜层；(2)形成一第一镍层于所述第一铜层上；(3)形成一第二镍层于所述第二铜层上；(4)形成一镓层于所述第一镍层上；以及(5)使所述第二镍层和所述镓层接触，并进行热压接合，以形成上述电性连接结构。
[0011]在本发明的一实施例中，所述步骤(2)之前另包含一步骤(Ia):对所述第一铜层进行表面处理。
[0012]在本发明的一实施例中，所述表面处理是使用研磨或使用酸性溶液与溶剂清洗所述第一铜层。
[0013]在本发明的一实施例中，所述步骤(3)之前另包含一步骤(Ib):对所述第二铜层进行表面处理。
[0014]在本发明的一实施例中，所述表面处理是使用研磨或使用酸性溶液与溶剂清洗所述第二铜层。
[0015]在本发明的一实施例中，所述步骤(2)是利用电镀或蒸镀法形成所述第一镍层。
[0016]在本发明的一实施例中，所述步骤(3)是利用电镀或蒸镀法形成所述第二镍层。
[0017]在本发明的一实施例中，所述步骤(4)是利用电镀或蒸镀法形成所述镓层。
[0018]在本发明的一实施例中，所述步骤(5)中的热压接合的温度为300-400°C，以及压力为4-8巴(bar)。
[0019]在本发明的一实施例中，所述第一镍层、所述第二镍层以及所述镓层的厚度比为
0.5 ?20:0.5 ?20:0.01 ?5。
[0020]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0021]图1是本发明一实施例的电性连接结构的结构示意图。
[0022]图2a至2d是本发明一实施例的电性连接结构的制造方法的流程示意图。
[0023]图3是本发明一实施例的电性连接结构利用金相显微镜(Metal1graphicMicroscope)观察的照片。
[0024]图4是本发明一实施例的电性连接结构经韦氏硬度仪(Vickers HardnessTester)分析后，利用金相显微镜观察的照片。
【具体实施方式】
[0025]为了让本发明的上述及其他目的、特征、优点能更明显易懂，下文将特举本发明较佳实施例，并配合所附图式，作详细说明如下。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央?横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。此外，本发明所提到的单数形式“一”、“一个”和“所述”包括复数引用，除非上下文另有明确规定。例如，术语“一化合物”或“至少一种化合物”可以包括多个化合物，包括其混合物；本发明文中提及的「％」若无特定说明皆指「重量百分比(wt%)」；数值范围(如10%?11%的A)若无特定说明皆包含上、下限值(即10%=A= 11%);数值范围若未界定下限值(如低于0.2%的B，或0.2%以下的B)，则皆指其下限值可能为0(即B 5 0.2% );各成份的「重量百分比」的比例关系亦可置换为「重量份」的比例关系。上述方向和数值相关用语是用以说明及理解本发明，而非用以限制本发明。
[0026]请参照图1所示，本发明一实施例的电性连接结构I主要包含一第一铜层11、一第二铜层12以及一复合金属层41。所述复合金属层41配置于所述第一铜层11和所述第二铜层12之间，包含有0.01重量％兰镓兰20重量％、0.01重量％兰铜兰50重量％和30重量％兰镍兰99.98重量％。优选的，所述复合金属层包含0.01?10重量％的镓、0.01?10重量％的铜以及80?99.98重量％的镍，可例如是0.8重量％的镓、1.1重量％的铜以及98.1重量％的镍，然不限于此。再者，所述复合金属层41具有面心立方(Face-CenteredCubic)晶体结构。
[0027]请再参照图2a至2d所示，本发明再一实施例的电性连接结构I的制造方法，其主要包括步骤:(SI)提供一第一铜层11和一第二铜层12 ; (S2)形成一第一镍层21于所述第一铜层11上；(S3)形成一第二镍层22于所述第二铜层12上；(S4)形成一镓层31于所述第一镍层21上；以及(S5)使所述第二镍层22和所述镓层31接触，并进行热压接合。本发明将于下文逐一详细说明所述实施例的上述各步骤的实施细节及其原理。
[0028]如图2a所示，本发明实施例的电性连接结构I的制造方法首先是:(SI)提供一第一铜层11和一第二铜层12。所述第一铜层11和所述第二铜层12可例如是硅穿孔技术中不同芯片上的铜垫(Copper pads)，通过铜垫和铜垫之间的电性接合，可完成3D IC的集成电路构装。
[0029]请接着参考图2b，本发明实施例的电性连接结构I的制造方法接着是:(S2)形成一第一镍层21于所述第一铜层11上；以及(S3)形成一第二镍层22于所述第二铜层12上。优选的，在所述步骤(S2)