专利名称：形成具有铜互连的导电凸块的方法和系统的制作方法
技术领域：
本发明涉及集成电路和制造半导体器件的方法。更具体地，本发明 提供用于形成具有铜互连的导电凸块的方法和系统。仅仅作为举例，本 发明已经应用于制造具有一个或多个铜互连的集成电路的倒装芯片无引线凸块(lead free bumping)的方法。但是，应认识到本发明具有更 宽广的应用范围。
背景技术：
集成电路(IC)已经从在硅单片上制造的少量互连器件发展到几百 万个器件。目前的IC提供远远超过原来设想的性能和复杂性。为了实 现在复杂性和电路密度(即，能封装到给定芯片面积上的器件数目)方 面的改进，最小器件特征的尺寸(亦称器件几何尺寸)已经随每代IC 变得越来越小。现在制造的半导体器件具有宽度小于1/4微米的特征。增加电路密度不仅提高IC的复杂性和性能，而且为消费者提供更 低成本的部件。IC制造厂可花费数亿甚至数十亿美元。每个制造厂将 具有一定的晶片生产能力，而每个晶片将在其上具有一定数目的IC。 因此，通过使IC的单个器件越小，在每个晶片上可以制造的器件就越 多，从而增加制造厂的产量。使器件更小非常具有挑战性，这是因为IC 制造中使用的每项工艺都具有限制。亦即，给定工艺通常仅能加工小至 一定的特征尺寸，然后需要改变工艺或器件布图。用于增加IC中的封 装密度的一个例子是，在集成电路中铜/低-k电介质材料已经快速替代 了常规的铝合金/Si02基互连，以减少用于具有低能耗和低成本的更快 器件的互连延迟。目前对于铜互连芯片，仍广泛地使用铝合金焊盘。铝合金焊盘作为 互连方法易于引线接合，并且铝焊盘可具有熔断功能。然而，使用铝焊 盘的缺点在于与铜相比的高电阻、需要附加掩模来图案化接合焊盘以克 服铝化学机械平坦化(CMP)工艺中的困难、和难以控制铝和铜之间的交 叉污染。由上可知，需要用于加工半导体器件的改进技术。 发明内容本发明涉及集成电路和制造半导体器件的方法。更具体地，本发明 提供用于形成具有铜互连的导电凸块的方法和系统。仅仅作为举例，本 发明已经应用于制造具有一个或多个铜互连的集成电路的倒装芯片无引线凸块(lead free bumping)的方法。但是，应认识到本发明具有更 宽广的应用范围。根据本发明的一个实施方案，提供一种制备具有一个或多个铜互连 的集成电路系统的方法，所述一个或多个铜互连与衬底导电连接。所述 方法包括沉积和图案化第一介电层以形成第一通孔，并用铜材料填充通 过第一介电层的第一通孔。所述方法还包括沉积和图案化与第一介电层 接触的第二介电层以形成第二通孔以及形成扩散阻挡层。扩散阻挡层至 少部分填充通过第二介电层的第二通孔。扩散阻挡层的至少第一部分与 铜材料直接接触，并且扩散阻挡层的至少第二部分与第二介电层直接接 触。此外，所述方法包括在扩散阻挡层上沉积和图案化光刻胶层，以及 用金材料至少部分填充第二通孔。金材料通过扩散阻挡层与铜材料导电 连接。所述方法还包括移除未覆盖金材料的光刻胶和扩散阻挡层。另外， 所述方法包括使金材料与衬底导电连接。根据本发明的另一个实施方案，提供一种具有一个或多个铜互连的 集成电路系统。所述一个或多个铜互连与衬底导电接触。所述集成电路 系统包括第一介电层、和填充穿过第一介电层的第一通孔的铜材料。另 外，所述集成电路系统包括与第一介电层接触的第二介电层、和扩散阻 挡层。扩散阻挡层至少部分填充穿过第二介电层的第二通孔。扩散阻挡 层的至少第 一部分与铜材料直接接触，并且扩散阻挡层的至少第二部分 与第二介电层直接接触。此外，所述集成电路系统包括至少部分填充第 二通孔的金材料。金材料通过扩散阻挡层与铜材料导电连接，并且与衬 底导电连接。通过本发明实现了相对于常规方法的许多优点。例如，在无引线倒 装芯片金凸块工艺中，本发明的技术利用金凸块代替铝线接合。在另一 个例子中，本发明的技术提供用于金凸块工艺的全铜互连，整个工艺不 使用Al材料。本发明的一些实施方案提供具有一个或多个铜互连且不 含Al材料的集成电路系统。本发明的某些实施方案提供与常规工艺技 术相容的方法。此外，本方法不需要用于图案化铜接合焊盘的附加掩模。 本发明的一些实施方案利用铜CMP工艺自动图案化铜接合焊盘。本发 明的某些实施方案降低了铝和铜之间交叉污染的可能性。本发明的一些实施方案提高了整个芯片的速度。基于实施方案，可以实现这些优点中 的一个或多个。在本发明的整个说明书中特别是下文中将更详细地记载 这些及其它优点。参考详细说明和以下附图可以更完全地理解本发明的各种另外的 目的、特征和优点。
图l是具有铜互连的常规集成电路系统的简图。图2是根据本发明的一个实施方案的具有铜互连的集成电路系统的 简图。图3是根据本发明的一个实施方案制备具有一个或多个铜互连的 集成电路系统的简化方法。图4A到4G是表示根据本发明的一些实施方案，制备具有一个或 多个铜互连的集成电路系统的接合焊盘和通过倒装芯片凸块形成与衬 底的导电接触的方法的简图。
具体实施方式
本发明涉及集成电路和制造半导体器件的方法。更具体地，本发明 提供用于形成具有铜互连的导电凸块的方法和系统。仅仅作为举例，本 发明已经应用于制造具有一个或多个铜互连的集成电路的倒装芯片无 引线凸块的方法。但是，应认识到本发明具有更宽广的应用范围。传统上，铝(Al)焊盘仍广泛用于铜(Cu)互连芯片中。在铜互连中实 施Al焊盘的主要目的是用于容纳引线接合。图l示出在用于引线接合 的铜材料顶部上具有Cu互连和Al焊盘的常规集成电路的简图。第一介 电层110是低-k介电材料，其可以是沉积在氮化物层105上的氟化石英 玻璃(FSG)。 Cu材料130至少部分填充第一通孔120,并且图案化穿过 第一介电层110的第一通孔120。在第一介电层110上，沉积并图案化 第二介电层150以提供第二通孔160。在第二通孔160中的Cu材料130 上直接加入A1材料，并且使其与Cu材料130接触以形成A1焊盘170。 然后在Al焊盘170上沉积扩散阻挡层180。在扩散阻挡层180上，加 入金(Au)材料以形成金焊盘l卯。在这种集成电路中，使用Al焊盘170 有几个显著的缺点。首先，与Cu相比，Al具有高电阻。其次，由于在 A1CMP工艺中的困难，通常要求附加的掩模以图案化接合焊盘。此外，难以冶金控制Al焊盘170和Cu互连130之间的交叉污染。图2是根据本发明的一个实施方案的具有铜互连的集成电路系统的 筒图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域 技术人员将认识到许多变化、替代方案和改变。具有一个或多个铜互连 的集成电路200包括氮化物层205、介电层210、通孔220、铜互连230、 介电层250、通孔260、扩散阻挡层280和金焊盘2卯。氮化物层205可以位于衬底上。例如，氮化物层205是用于一个或 多个器件的钝化层。在另一个例子中，氮化物层205可被其它类型的介 电材料替代。根据本发明的某些实施方案，氮化物层205可被氧化物和 /或氧氮化物替代。在氮化物层205上，沉积介电层210。在一个实施方案中，介电层 210包括低-k介电材料。在一个例子中，低-k介电材料是氟化石英玻璃 (FSG)。在另一个例子中，低-k介电材料是碳化的二氧化硅。使介电层210图案化，以提供通孔220。例如，通孔220从介电层 210的底表面延伸到所述介电层210的顶表面。在另一个例子中，通孔 220具有预定形状。在一个实施方案中，通孔220具有随通孔深度而变 化的横截面。在另一个实施方案中，通孔220的侧面包括一个或多个台 阶。如图2所示，通孔220填充有Cu材料，以形成一个或多个Cu互 连230。使顶部的Cu互连230和周围的介电层210的表面平坦化，在 其上沉积介电层250。在一个实施方案中，介电层250顺序包括亚层251 和亚层252。例如，亚层251是钝化氧化物。在另一个例子中，亚层251 是富珪氧化物。在又一个例子中，亚层252选自钝化SiON、氮化物、 BCB (双苯并环丁烯)和聚酰亚胺。在一个实施方案中，BCB由于其2.7 的低介电常数和低吸水性而用作亚层252。使介电层250之一图案化，以形成通孔260。通孔260与至少一个 Cu互连230对准并与其连接。例如，通孔260从Cu互连230的顶部延 伸到介电层250的顶表面。在另一个例子中，通孔260具有预定的形状。 在一个实施方案中，通孔260底部的横截面尺寸比Cu互连230顶部的 横截面尺寸更宽。在另一个实施方案中，通孔260具有随通孔深度而变 化的横截面。如图2所示，扩散阻挡层280覆盖包括通孔的侧面和底部的通孔260 的表面。扩散阻挡层280延伸到通孔260的上缘外部，以覆盖包围通孔 260的介电层240的另外的表面区域。例如，扩散阻挡层280包括选自 Ta、 TaN、 TaN/Ta、 TiN、 TiSiN、 W、 TiW、或WN的金属材料。在另 一个例子中，在扩散阻挡层280中包括Au种层。在扩散阻挡层280上，镀覆金材料以形成金焊盘290。在一个实施 方案中，Au焊盘2卯仅通过扩散阻挡层280在通孔260的底部形成与 Cu互连230的导电接触。在另一个实施方案中，覆盖所述扩散阻挡层 280的Au焊盘2卯具有比通孔260更大的横截面尺寸。在又一个实施 方案中，Au焊盘290具有在介电层250的表面上垂直延伸且具有一定 高度的部分。使Au焊盘2卯的延伸部分再成型以形成Au凸块。通过 倒装芯片Au凸块工艺，Au凸块可用于形成与衬底的导电接触。正如以上讨论的和在此进一步所强调的，图2仅仅是举例，其不应 不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替 代方案和改变。例如，已经表明使用金材料作为与衬底接触的倒装芯片 凸块的焊盘。但是焊盘材料可具有许多选择。在一个实施方案中，焊盘 材料可为铜、镍或银。在另一个例子中，通过倒装芯片凸块工艺与具有 一个或多个铜互连的集成电路导电连接的衬底可以是但不限于PCB 板、内插板或玻璃衬底。图3是根据本发明的一个实施方案制备具有一个或多个铜互连的集 成电路系统的简化方法。该图仅是举例，其不应该不适当地限制权利要 求的范围。本领域技术人员将认识到许多变化、替代方案和改变。方法 300包括沉积和图案化介电层的步骤310;形成Cu互连的步骤320;沉 积和图案化另一介电层的步骤330;形成扩散阻挡层的步骤340;光刻 胶涂覆和图案化的步骤350;镀金的步骤360;光刻胶剥离、蚀刻、和 退火的步骤370;和形成与衬底的导电接触的步骤380。这些步骤的进 一步细节可见诸于整个说明书，尤其是下文中。在步骤310中，在氮化物层上沉积并图案化介电层。图4A是表示 根据本发明的一个实施方案沉积和图案化介电层以形成具有铜互连的 导电凸块的步骤310的筒图。该图仅是举例，其不应该不适当地限制权 利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变， 在氮化物层205上沉积介电层210并将其图案化。8例如，介电层210是具有低介电常数(k)的介电材料。在一个实施方案中，低-k电介质是氟化石英玻璃(FSG)。在另一个实施方案中，低-k电介质是碳化的二氧化硅。可以通过各种技术进行介电层210的沉积。例如，通过化学气相沉积方法和/或溅射方法形成介电层。在另一个例子中，化学气相沉积方法选自等离子体辅助化学气相沉积和低压化学气相沉积。
根据本发明的一个实施方案，通过使用光刻胶层实现介电层210的图案化。例如，沉积光刻胶层，然后利用光刻掩模曝光。在一个实施方案中，光刻胶层是正抗蚀剂。在另一个实施方案中，光刻胶是负抗蚀剂。通过蚀刻和光刻胶剥离来进一步实施介电层210的图案化。蚀刻和光刻胶剥离导致在介电层210上形成穿过介电层厚度的一个或多个通孔220。根据基于电路设计要求的图案化方法，通孔220可以具有各种形状或尺寸。例如，在通孔220的深度上，通孔220的直径可以相同或不同或可具有台阶。
在步骤320中，在由步骤310产生的通孔中形成铜互连。图4A中的简图也示出根据本发明的一个实施方案形成铜互连的步骤320。该图仅是举例，其不应当不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。例如，在器件200中，实施在通孔220中形成铜互连230。
沉积金属阻挡层225以涂覆通孔220的表面。在一个实施方案中，阻挡层225是TaN。在金属阻挡层225上，沉积Cu材料以至少部分填充通孔220。可以通过各种技术进行Cu材料的沉积。例如，通过化学气相沉积方法和/或溅射方法加入Cu材料。
在Cu材料至少部分填充通孔220之后，形成用于集成电路的Cu互连230。例如，通过光刻工艺辅助Cu互连230的形成。随后，为了接合焊盘的图案化，处理顶部的Cu互连。例如，通过CuCMP而不用附加掩模自动进行接合焊盘的图案化。如图4A所示，根据一个实施方案，步骤320产生将用于接合焊盘的包括顶部Cu互连230的表面和不用于接合焊盘的那些表面。
在步骤330中，在步骤320中制备的表面上沉积介电层，然后将其图案化。图4B是显示根据本发明的一个实施方案沉积和图案化第二介质层以形成具有铜互连的导电凸块的方法的筒图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。
参考图4B，在本发明的一个实施方案中，介电层250包括两个亚层251和252。例如，亚层251通过铜互连230表面上的氧化物或富珪氧化物的钝化形成。随后通过钝化SiON或氮化物或二苯并环丁烯(BCB)或聚酰亚胺形成亚层252。根据本发明的一个优选实施方案，亚层252是BCB，这是由于其低介电常数(!^2.7)和低吸水性的所需性能。
根据本发明的一个实施方案，然后通过使用光刻胶层来图案化介电层250。例如，沉积光刻胶层然后利用所施加的光刻掩模曝光。洗掉曝光区中的光刻胶以形成露出介电层250的表面区域的开口。光刻胶层开口设计成与待用作接合焊盘的Cu互连230中心对准。在一个实施方案中，光刻胶层是正抗蚀剂。在另一个实施方案中，光刻胶是负抗蚀剂。
参考图4B,根据本发明的一个实施方案，从通过光刻胶层开口暴露的介电层250的表面区域蚀刻介电材料。例如，实施干蚀刻以移除介电层250。在一个实施方案中，蚀刻是高度地各向异性的，使得介电层250的材料在垂直方向比横向移除更快。在另一个实施方案中，实施穿过介电层250的整个厚度的蚀刻，然后通过预涂覆的蚀刻停止层停止在Cu互连230的顶表面上。移除光刻胶层的碎片之后，在介电层250中形成通孔260。例如，通过控制光刻胶层的图案化和蚀刻工艺参数，所形成的通孔260正好位于待用作结合焊盘的Cu互连230上。通孔260具有等于介电层250厚度的深度和等于或大于Cu互连230的横截面尺寸的横截面尺寸。
在步骤340中，形成金属扩散阻挡层。图4C是显示根据本发明的一个实施方案形成扩散阻挡层以形成具有铜互连的导电凸块的方法的筒图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。
如图4C所示，扩散阻挡层280覆盖包括通孔260的底面、通孔260的侧面和介电层250的顶面的整个表面。才艮据本发明的一个实施方案，可以通过PVD来实施扩散阻挡层280的沉积。根据本发明的某些实施方案，扩散阻挡层280可以是选自Ta、 TaN、 TaN/Ta、 TiN、 TiSiN、W、 TiW、和WN的至少一种材料层。在又一个实施方案中，扩散阻挡层280包括金种层(gold seed layer )。也可以通过各种技术实施扩散
10阻挡层280的沉积。例如，通过化学气相沉积方法和/或原子层沉积形成扩散阻挡层280。
在步骤350中，涂覆和图案化光刻胶层。图4D是显示根据本发明的一个实施方案涂覆和图案化光刻胶层以形成具有铜互连的导电凸块的方法的筒图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。
参考图4D，在扩散阻挡层280上涂覆光刻胶层285。例如，通过预对准通孔260的光刻掩模的曝光来图案化光刻胶层285。在显影光刻胶层285并且移除曝光部分之后，形成位于通孔260正上方的光刻胶层285的开口。开口的形状类似于通孔260的形状，并且横向尺寸可以更大，使得光刻胶开口的侧壁在通孔260边缘的外部。在一个实施方案中，光刻胶层285是正抗蚀剂。在另 一个实施方案中，光刻胶285是负抗蚀剂。光刻胶开口加通孔260产生用于在后续步骤中形成凸块焊盘的空腔。在又一个实施方案中，预先确定光刻胶层285的厚度，以确保待形成的凸块焊盘在通孔260上方具有期望高度。
在步骤360中，进行镀金。图4E是显示根据本发明的一个实施方案镀金以形成具有铜互连的导电凸块的方法的简图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。
参考图4E,为形成导电连接Cu互连的凸块焊盘，沉积Au材料，以填充在步骤350中产生的从通孔260底部到光刻胶层285表面的空腔。在一个例子中，通过电镀技术沉积Au材料。在另一个例子中，在镀金之前，应用低功率氧等离子体灰化，以移除待电镀区域中潜在的光刻胶残留物。根据本发明的某些实施方案，尽管显示将Au材料用于形成凸块焊盘，但焊盘材料可有许多选择。例如，焊盘材料可以选自铜、镍、金和银。在另一个实施方案中，电镀技术可以用PVD或CVD代替。参考图4E，根据本发明的一个实施方案，通孔260中的Au材料在通孔260的底部通过扩散阻挡层280与Cu互连230导电连接。
在步骤370中，移除光刻胶层。另外，蚀刻掉通孔260边缘外部未覆盖金材料290的扩散阻挡层280。图4F是显示根据本发明的一个实施方案用于光刻胶剥离和金属蚀刻以形成具有铜互连的导电凸块的方法的简图。该图仅是举例，其不应该不适当地限制权利要求的范围。本
ii领域技术人员将认识到许多变化、替代方案和改变。
例如，通过使用有机剥离剂的有机剥离来剥离金属扩散阻挡层280上的光刻胶层285 (图4E中所示)。在一个例子中，有机剥离剂可以是酚基有机剥离剂。在另一个例子中，有机剥离剂可以是低酚或无酚的有机剥离剂。随后可以进行02等离子体剥离过程。
在步骤370中，蚀刻掉通孔260边缘外部未覆盖An材料的扩散阻挡层280。可以通过各种技术实施扩散阻挡层280的蚀刻。在一个实施方案中，通过反应性离子蚀刻实现扩散阻挡层280的蚀刻，其使用物理溅射和化学反应性物质来移除金属层。在一个例子中，如果在扩散阻挡层沉积之前沉积Au种层，则可以通过转向镀(reverse plating )移除该Au种层。在另一个例子中，应用稀释的金湿蚀刻化学品移除Au粒子。在另一个实施方案中，可以用等离子体蚀刻来实施扩散阻挡层280的蚀刻。在一个例子中，在无残留蚀刻过程中实施等离子体蚀刻。
在移除未覆盖Au材料的扩散阻挡层280的刻蚀过程之后，暴露出介电层250的下层表面。参考图4F,根据本发明的一个实施方案，直到步骤370阶段，形成在介电层250上具有一定高度的初始形状的Au焊盘2卯。Au焊盘290在包括通孔260的边缘外部部分的通孔260的底部和所有侧壁处与扩散阻挡层280接触。
在步骤370中，对包括处于其初始形状的刚形成的Au焊盘2卯的集成电路系统进行热退火。在一个例子中，通过远程等离子体活化方法在200°C到600°C的相对低温下进行热退火。通过传质，退火过程至少使介电层250表面上的Au焊盘290部分再成型，使其能用于导电凸块方法中。
在步骤380中，形成与衬底接触的导电凸块。图4G是显示根据本发明的一个实施方案形成具有铜互连的导电凸块的方法的简图。该图仅是举例，其不应该不适当地限制权利要求的范围。本领域技术人员将认识到许多变化、替代方案和改变。例如，用于本步骤中的导电凸块由在步骤370结束时形成的Au焊盘2卯制成。
参考图4G，根据本发明的一个实施方案形成包括一个或多个导电凸块295的具有一个或多个铜互连的集成电路系统200。提供衬底400。然后实施倒装芯片凸块方法，以通过一个或多个导电凸块295，在衬底和具有一个或多个铜互连的集成电路系统200之间产生一个或多个导电接触。在一个实施方案中，导电凸块由在步骤370中形成的Au焊盘2卯制成。在另一个实施方案中，凸块方法是无引线Au凸块方法。根据本发明的某些实施方案，衬底400可以是各种类型的。例如，衬底400可以为PCB板。在另一个例子中，衬底400是内插板或玻璃衬底。在本发明的另一个实施方案中，衬底材料可以是有机材料或陶瓷材料。
通过本发明实现了相对于常规方法的许多优点。例如，在无引线倒装芯片Au凸块方法中，本发明的技术使用Au凸块代替铝线结合。在另一个例子中，本发明的技术提供用于Au凸块方法的全铜互连，整个方法不使用Al材料。本发明的一些实施方式提供具有一个或多个铜互连且不含Al材料的集成电路系统。本发明的某些实施方案提供与常规工艺技术相容的方法。此外，本方法不需要用于图案化铜接合焊盘的附加掩模。本发明的一些实施方案利用铜CMP工艺自动图案化铜接合焊盘。本发明的某些实施方案降低了铝和铜之间交叉污染的可能性。本发明的一些实施方案提高了整个芯片的速度。
还应理解本文所述的例子和实施方案仅仅用于说明性目的，在其启发下本领域技术人员将认识到各种改变或变化，这包括在本申请的精神和范围以及所附权利要求的范围内。
权利要求
1.一种具有一个或多个铜互连的集成电路系统，所述一个或多个铜互连与衬底导电接触，所述集成电路系统包括第一介电层；填充穿过所述第一介电层的第一通孔的铜材料；与所述第一介质层接触的第二介电层；扩散阻挡层，所述扩散阻挡层至少部分填充穿过所述第二介电层的第二通孔，所述扩散阻挡层的至少第一部分与所述铜材料直接接触，所述扩散阻挡层的至少第二部分与所述第二介电层直接接触；和至少部分填充所述第二通孔的金材料，所述金材料通过所述扩散阻挡层与所述铜材料导电连接并且与所述衬底导电连接。
2. 权利要求1的集成电路系统，其中所述第一介电层可以是氟化石英 玻璃(FSG)或碳化二氧化硅。
3. 权利要求1的集成电路系统，其中所述第二介电层包括第一亚层和 第二亚层；其中所述第一亚层是钝化氧化物或富硅氧化物(SRO)，并 且所述第二亚层是钝化SiON、氮化物、苯并环丁烯(BCB)或聚酰亚 胺。
4. 权利要求3的集成电路系统，其中首先沉积所述第一亚层，并在所 述第 一亚层上沉积所述第二亚层。
5. 权利要求1的集成电路系统，还包括插入在铜和所述第一通孔的内 表面之间的阻挡层。
6. 权利要求l的集成电路系统，其中所述扩散阻挡层可以是选自Ta、 TaN、 TaN/Ta、 TiN、 TiSiN、 W、 TiW、和WN中的至少一种材料层。
7. 权利要求6的集成电路系统，还包括在所述扩散阻挡层上的金种层。
8， 权利要求1的集成电路系统，其中所述衬底可以是PCB板、内插 板或玻璃衬底。
9. 权利要求l的集成电路系统，其中至少部分填充所述第二通孔的所 述金材料可以被Cu、 Ni、和/或Ag代替。
10. 权利要求l的集成电路系统，其是具有由氮化物层背侧钝化的半导 体器件。
11. 一种制备具有一个或多个铜互连的集成电路系统的方法，所述一个或多个铜互连与衬底导电连接，所述方法包括 沉积和图案化第一介电层以形成第一通孔； 用铜材料填充穿过所述第一介电层的所述第一通孔； 沉积和图案化与所述第一介电层接触的第二介电层，以形成第二通孔；形成扩散阻挡层，所述扩散阻挡层至少部分填充穿过所述第二介电 层的所述第二通孔，所述扩散阻挡层的至少第 一部分与所述铜材料直接 接触，所述扩散阻挡层的至少第二部分与所述第二介电层直接接触；在所述扩散阻挡层上沉积和图案化光刻胶层；用金材料至少部分填充所述第二通孔，所述金材料通过所述扩散阻 挡层导电连接至所述铜材料；和导电连接所述金材料与所述衬底。
12. 权利要求11的方法，其中所述第一介电层可以是氟化石英玻璃 (FSG)或碳化二氧化硅。
13. 权利要求11的集成电路系统，其中所述第二介电层包括第一亚层 和第二亚层；其中所述第一亚层是钝化氧化物或富硅氧化物(SRO), 并且覆盖所述第一亚层的所述第二亚层是钝化SiON、氮化物、苯并环 丁烯(BCB)或聚酰亚胺。
14. 权利要求11的方法，其中所述扩散阻挡层可以是选自Ta、 TaN、 TaN/Ta、 TiN、 TiSiN、 W、 TiW、和WN中的至少一种材料层。
15. 权利要求11的方法，还包括在填充铜材料前，在所述第一通孔的 内表面上形成阻挡层。
16. 权利要求15的方法，其中所述阻挡层包括TaN。
17. 权利要求11的方法，还包括在200°C到600。C的温度下的退火过 程。
18. 权利要求ll的方法，其中所述衬底可以是PCB板、内插板、或玻 璃衬底0
19. 权利要求11的方法，其中至少部分填充所述第二通孔的所述金材 料可以被Cu、 Ni、或Ag代替。
全文摘要
本发明提供具有一个或多个铜互连的集成电路系统。所述一个或多个铜互连与衬底导电接触。所述集成电路系统包括第一介电层、和填充穿过第一介电层的第一通孔的铜材料。另外，所述集成电路系统包括与第一介电层接触的第二介电层、和扩散阻挡层。扩散阻挡层至少部分填充穿过第二介电层的第二通孔。扩散阻挡层的至少第一部分与铜材料直接接触，并且扩散阻挡层的至少第二部分与第二介电层直接接触。此外，所述集成电路系统包括至少部分填充第二通孔的金材料。金材料通过扩散阻挡层与铜材料导电连接，并且与衬底导电连接。此外，还提供一种制备这种具有一个或多个铜互连的集成电路系统的方法。
文档编号H01L23/485GK101630667SQ200810040739
公开日2010年1月20日 申请日期2008年7月15日 优先权日2008年7月15日
发明者肖德元, 陈国庆 申请人:中芯国际集成电路制造(上海)有限公司