一种阵列基板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是涉及一种阵列基板的制作方法。
【背景技术】
[0002]随着平板显示(FPD)技术的发展，人们对显示器分辨率和画面刷新速率的追求越来越高，因此新材料和新工艺的发展也迫在眉睫。目前TFT-LCD领域，导电层金属材料主要以铝和钼为主，铝和钼的优点在于成膜工艺简单，黏附性和平坦性较好，较柔软不容易发生爬坡断线，而且不容易扩散(膜层污染)。对于小尺寸和低分辨率的面板而言，铝是首选的理想导电金属材料。由于铝的电阻率相对较大，因此对于大尺寸和高分辨率而言，就不能满足需求了。作为导电金属材料，铜的导电率要远远优于铝，对于15.0寸的极速扩展图形阵列(Ultra extended Graphics Array，UXGA)显示屏，采用铜取代招作为导电金属材料，其面板分辨率可以提升35.2%，亮度可以提高32%，同时flicker和线负载都能大大降低。因此铜将取代铝应用到未来的显示面板中。
[0003]请参阅图1，现有的阵列基板工艺方法包括以下步骤:
[0004]SI，在基板I上通过物理溅射沉淀一层金属膜，该金属膜包括Mo和Cu，或者T1、Mo和Cu，然后通过PEP技术形成栅极金属结构2，如图2所示。
[0005]S2，通过PECVD工艺沉淀一层SiNx栅极绝缘材料，形成栅极绝缘层3。
[0006]S3，通过PECVD沉淀一层非晶硅4和一层掺杂非晶硅5，然后通过PEP技术形成半导体层结构，如图3所示。
[0007]S4，通过物理溅射依次沉淀Mo层和Cu层，或者依次沉淀Ti层、Mo层和Cu层，然后通过PEP技术形成源漏极金属结构6并形成沟道7，如图4所示。
[0008]S5，通过PECVD工艺沉淀一层SiNx绝缘保护层8材料，然后通过PEP技术形成过孔结构9，如图5所示。
[0009]S6，通过物理溅射沉淀一层ITO透明导电材料，然后通过PEP技术形成像素电极10，如图6所示。
[0010]其中，PEP技术为Photo Engraving Process，即照相蚀刻技术，也叫光刻技术，主要步骤包括涂布、曝光、显影、蚀刻和剥离。PECVD工艺为Plasma Enhanced Chemical VaporDeposit1n,即等离子体增强化学气相沉积法，是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。
[0011]现有的阵列基板工艺方法中，源漏极金属结构形成之后，再形成沟道，源漏极金属结构中的铜在高温和等离子环境中容易产生氧化和扩散问题，尤其是源漏极Cu金属扩散对沟道半导体的污染，使TFT特性发生改变，进而大大影响了显示器的显示效果。
【发明内容】
[0012]本发明提供一种阵列基板的制作方法，能够解决现有技术存在的源漏极Cu金属扩散对沟道半导体的污染导致TET特性发生改变而影响显示器的显示效果的问题。
[0013]为解决上述技术问题，本发明采用的一个技术方案是:提供一种阵列基板的制作方法，该制作方法包括以下步骤:在基板上形成栅极金属结构。在所述栅极金属结构上形成栅极绝缘层。在所述栅极绝缘层上形成半导体结构，并形成沟道。在所述半导体结构上形成包含的源漏极金属结构。在所述源漏极上形成绝缘保护层，并在所述绝缘保护层上形成过孔。在所述绝缘保护层上形成像素电极。
[0014]其中，在所述栅极绝缘层上形成半导体结构，并形成沟道的步骤包括:在所述栅极绝缘层上依次沉积半导体活性层和半导体层。在所述半导体层上涂布光阻。采用半色调光罩对所述光阻进行曝光、显影，以使像素区对应的所述光阻被去除，并使所述像素区对应的所述半导体层显露出来，并使沟道区对应的部分所述光阻被去除，且使沟道区对应的所述半导体层不被显露出来。对像素区的所述半导体层进行蚀刻。对曝光、显影后的光阻进行灰化处理，以使沟道区的半导体层显露出来。对显露出来的半导体层进行蚀刻形成沟道。再次对光阻进行灰化处理，以剥离剩余光阻。
[0015]其中，对所述光阻进行曝光的过程中，所述半色调光罩上、对应于所述像素区的位置为透光区，对应于所述沟道区的位置为部分透光区，对应于半导体结构的位置处为不透光区。
[0016]其中，所述半导体活性层通过PECVD工艺沉淀a-Si形成。所述半导体层通过PECVD工艺沉淀n+a-Si形成。
[0017]其中，在基板上形成栅极金属结构的步骤包括:通过物理溅射沉淀一层金属膜，所述金属膜中的金属包括Mo和Cu，或者T1、Mo和Cu，然后通过PEP技术形成。
[0018]其中，所述栅极绝缘层通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成。
[0019]其中，所述源漏极金属结构通过物理溅射依次沉淀Mo层和Cu层，或者Ti层、Mo层和Cu层，然后通过PEP技术形成。
[0020]其中，所述绝缘保护层通过PECVD工艺沉淀一层SiNx绝缘保护材料形成。
[0021 ] 其中，所述过孔结构通过PEP技术形成。
[0022]其中，所述像素电极通过物理溅射沉淀一层ITO透明导电材料，然后通过PEP技术形成。
[0023]本发明的有益效果是:区别于现有技术的情况，本发明通过在剥离半导体层上的光阻之前即进行沟道的刻蚀，此时还未沉淀源漏极金属层，因而，即使在沟道区刻蚀的过程中形成高温和等离子环境，也不会发生Cu金属氧化和扩散而对沟道半导体污染的现象，从而能保证TFT的特性，而不会影响显示器的显示效果。
【附图说明】
[0024]图1是【背景技术】的阵列基板制作方法的流程示意图；
[0025]图2是【背景技术】的阵列基板制作方法形成栅极金属结构后的结构示意图；
[0026]图3是【背景技术】的阵列基板制作方法形成半导体层结构后的结构示意图；
[0027]图4是【背景技术】的阵列基板制作方法形成源漏极金属结构和沟道后的结构示意图；
[0028]图5是【背景技术】的阵列基板制作方法形成过孔结构后的结构示意图；
[0029]图6是【背景技术】的阵列基板制作方法形成像素电极后的结构示意图；
[0030]图7是本发明阵列基板的制作方法的流程示意图；
[0031]图8是本发明阵列基板的制作方法第一实施例中形成栅极金属结构后的结构示意图；
[0032]图9是本发明阵列基板的制作方法第一实施例中形成半导体结构和沟道后的结构示意图；
[0033]图10是本发明阵列基板的制作方法第一实施例中形成源漏极金属结构后的结构示意图；
[0034]图11是本发明阵列基板的制作方法第一实施例中形成过孔结构后的结构示意图；
[0035]图12是本发明阵列基板的制作方法第一实施例中形成像素电极后的结构示意图；
[0036]图13是本发明阵列基板的制作方法第二实施例中形成半导体结构和沟道的流程示意图；
[0037]图14是本发明阵列基板的制作方法第二实施例中沉淀了半导体层后的结构示意图；
[0038]图15是本发明阵列基板的制作方法第二实施例中涂布光阻后的结构示意图；
[0039]图16是本发明阵列基板的制作方法第二实施例中进行曝光过程的结构示意图；
[0040]图17是本发明阵列基板的制作方法第二实施例中显影后的结构示意图；
[0041]图18是本发明阵列基板的制作方法第二实施例中对像素区的半导体层进行蚀刻后的结构不意图；
[0042]图19是本发明阵列基板的制作方法第二实施例中对曝光、显影之后的光阻进行灰化处理后的结构示意图；
[0043]图20是本发明阵列基板的制作方法第二实施例中形成沟道并剥离光阻后的结构示意图。
【具体实施方式】
[0044]下面结合附图和【具体实施方式】对本发明进行详细说明。
[0045]参阅图7，是本发明一种阵列基板的制作方法第一实施例的流程示意图。
[0046]本发明提供的一种阵列基板的制作方法，该方法包括以下步骤:
[0047]S100、在基板100上形成栅极金属结构200，如图8所示。
[0048]其中，基板100可以是石英玻璃、普通玻璃、塑料基板等等。栅极金属结构200是通过物理溅射沉淀一层金属膜，该金属膜中至少包括Mo层和Cu层，其中Mo层的厚度为100A ?300A，例如，150A、200A 或 250A。Cu 层的厚度约为 3000A ?6000A，例如 3500A、4000A或者5000A。或者，该金属膜也可以包括金属Ti层、Mo层和Cu层，或者还可以是其它本领域常用的金属层。然后在该金属膜上涂布光阻，，再依次经过曝光、显影、蚀刻、剥离而形成栅极金属结构200，即通过PEP技术形成。
[0049]S101、在栅极金属结构200上形成栅极绝缘层300。栅极绝缘层300通过PECVD工艺沉淀一层SiNx栅极绝缘材料形成。栅极绝缘层300的厚度为2000A?5000A，例如3000A、3500A 或者 4000A。
[0050]S102、在栅极绝缘层300上形成半导体结构，并形成沟道700。
[0051]如图9所示，半导体结构的形成具体包