集成电路及其制造方法
【技术领域】
[0001]本发明涉及集成电路及其制造方法。
【背景技术】
[0002]近年来半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了数代1C，其中，每一代IC都具有比前一代IC更小且更复杂的电路。因此，这些进步已增加了加工和制造IC的复杂性，并且为了实现这些进步，需要IC加工和制造中的类似的发展。
[0003]可以制造半导体电阻器并且将其集成到IC内以提供各种功能并且进一步提高IC的性能。对于提供具有多种功能和先进性能的IC来说，IC加工和制造中的需求已变得更有挑战性。期望这种半导体电阻器具有低电阻温度系数(TCR)，同时也具有高的电阻。因此，在制造半导体电阻器中通常需要特定的材料，并且也需要一些额外的工艺步骤以将半导体电阻器与IC中的诸如金属氧化物半导体(MOS)晶体管的其他器件集成。因此，需要膜沉积、光刻和/或蚀刻操作的多步操作以由材料形成半导体电阻器。
[0004]因此，需要改进集成电路及其制造方法的IC材料和设计。
【发明内容】
[0005]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种集成电路，包括:衬底；以及多晶硅电阻器，设置在所述衬底上，所述多晶硅电阻器具有至少一个正电阻温度系数(TCR)部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触。
[0006]在上述集成电路中，还包括:层间介电(ILD)层，覆盖所述多晶硅电阻器和所述衬底，并且所述ILD层具有开口以暴露所述正TCR部分；接触金属，填充在所述开口中；以及金属焊盘，设置在所述ILD层上并且电连接至所述接触金属。
[0007]在上述集成电路中，还包括设置在所述多晶硅电阻器的上表面上的保护膜，其中，所述负TCR部分被所述保护膜覆盖，并且所述正TCR部分未被所述保护膜覆盖。
[0008]在上述集成电路中，所述保护膜包括光刻胶保护氧化物(RPO)。
[0009]在上述集成电路中，所述正TCR部分包括自对准硅化物。
[0010]在上述集成电路中，所述衬底还包括浅沟槽隔离区，并且所述多晶硅电阻器设置在所述浅沟槽隔离区上。
[0011]在上述集成电路中，还包括:至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上并且包括多晶硅，所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上。
[0012]在上述集成电路中，所述衬底还包括邻近所述浅沟槽隔离区的有源区，并且所述栅电极设置在所述有源区上。
[0013]在上述集成电路中，所述多晶硅电阻器具有两个正TCR部分和设置在所述正TCR部分之间的一个负TCR部分。
[0014]在上述集成电路中，所述两个正TCR部分的总长度大于所述负TCR部分的长度。
[0015]在上述集成电路中，所述多晶硅电阻器具有多个正TCR部分和多个负TCR部分，其中，所述正TCR部分和所述负TCR部分交替布置。
[0016]在上述集成电路中，所述多个正TCR部分的总长度大于所述多个负TCR部分的总长度。
[0017]在上述集成电路中，所述正TCR部分和所述负TCR部分分别具有长度与宽度的比率，并且所述正TCR部分的比率的总和大于所述负TCR部分的比率的总和。
[0018]根据本发明的另一方面，还提供了一种集成电路，包括:衬底；电阻器，设置在所述衬底上，所述电阻器具有至少一个正TCR部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触；以及至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上，并且所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上，其中，所述电阻器和所述MOS晶体管的栅电极均包括多晶硅。
[0019]在上述集成电路中，所述衬底还包括浅沟槽隔离区和有源区；并且所述电阻器设置在所述浅沟槽隔离区上并且所述MOS晶体管设置在所述有源区上。
[0020]根据本发明的又一方面，还提供了一种方法，包括:在衬底上沉积多晶硅膜；图案化所述多晶硅膜以形成MOS晶体管的栅电极和多晶硅电阻器；形成保护膜以限定所述多晶硅电阻器的至少一个负TCR部分；以及在邻近所述多晶硅电阻器的负TCR部分处形成所述多晶硅电阻器的至少一个正TCR部分。
[0021]在上述方法中，形成所述保护膜以限定所述多晶硅电阻器的至少一个负TCR部分包括:沉积覆盖所述MOS晶体管的栅电极和所述多晶硅电阻器的保护膜；以及光刻蚀刻所述保护膜以覆盖所述多晶硅电阻器的负TCR部分。
[0022]在上述方法中，通过自对准多晶硅化物工艺来实施形成所述多晶硅电阻器的至少一个正TCR部分。
[0023]在上述方法中，还包括:沉积覆盖所述MOS晶体管和所述多晶硅电阻器的ILD层；形成所述ILD层的多个开口以暴露所述MOS晶体管的源电极、漏电极和所述栅电极及所述多晶硅电阻器的正TCR部分；在所述开口中分别形成接触金属；以及形成设置在所述ILD层上并且分别电连接至所述接触金属的金属焊盘。
[0024]在上述方法中，所述衬底还包括浅沟槽隔离区和有源区；并且其中，在所述有源区上形成所述MOS晶体管的栅电极，并且在所述浅沟槽隔离区上形成所述多晶硅电阻器。
【附图说明】
[0025]当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以任意地增大或减小。
[0026]图1是根据本发明的各个实施例的示出制造集成电路的方法的流程图；
[0027]图2是根据本发明的各个实施例的衬底的至少一部分在制造集成电路的方法的中间阶段的示意图；
[0028]图3是根据本发明的各个实施例的图2中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0029]图4是根据本发明的各个实施例的图3中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0030]图5是根据本发明的各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0031]图6是根据本发明的各个实施例的图5中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0032]图7是根据本发明的各个实施例的图6中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0033]图8是根据本发明的各个实施例的图7中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0034]图9是根据本发明的其他各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图；
[0035]图10是图9中示出的衬底的顶视图。
【具体实施方式】
[0036]以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0037]除非上下文清楚地另有规定外，本文中使用的单数形式“一”、“一个”和“这”包括复数参照对象。因此，例如，除非上下文清楚地另有规定外，参照的衬垫层包括具有两个以上这种衬垫层的实施例。在整个说明书中，参照“一个实施例”或“实施例”意思是结合实施例描述的特定的部件、结构或特征包括在本发明的至少一个实施例中。因此，在整个说明书中的各个位置出现的短语“在一个实施例中”或“在实施例中”不必全部是指相同的实施例。而且，特定的部件、结构或特征可以以任何合适的方式结合在一个或多个实施例中。应当理解，以下的图并未按比例绘制；相反，这些图旨在说明。
[0038]如上述提及的，期望这种半导体电阻器具有低TCR，同时也具有高电阻。因此，在制造半导体电阻器时通常需要特殊的材料