专利名称：制造半导体器件的方法
技术领域：
本发明涉及半导体器件制造技术，更具体涉及制造具有垂直沟道晶 体管的半导体器件的方法。
背景技术：
随着半导体器件变得高度集成，晶体管的沟道长度逐渐降低。但是， 晶体管的沟道长度的降低导致短沟道效应例如漏致势垒降低(DIBL)现 象、热栽流子效应和穿通效应。为了解决上述局限，已经提出各种方法， 例如减小结区深度的方法和通过形成凹陷来增加有效沟道长度的方法。但是，随着半导体存储器件的集成度增加，尤其是千兆位级动态随 机存取存储器(DRAM)，需要尺寸更小的晶体管。即，需要具有小于 8F、F:最小特征尺寸)的器件面积(优选4F2的器件面积)的千兆位 DRAM的晶体管。因此，即使晶体管的沟道长度按比例缩小，其中栅 极电极形成在半导体衬底上以及结形成在栅极电极的每一侧上的传统 平面晶体管难以具有满足所要求的器件面积。 一种解决方案是使用垂直 沟道晶体管。图l说明传统具有垂直沟道晶体管的半导体器件的透视图。参照图1，多个柱状物P形成在衬底100上。柱状物P由与衬底100 相同的材料制成，并且排列在互相垂直的第一方向X-X，和第二方向 Y-Y，。通过使用硬掩模图案(没有示出)蚀刻衬底100形成柱状物P。围绕柱状物P且沿着第一方向X-X，延伸的掩埋位线101在第一方向 X-X，上排列的柱状物P之间的衬底100上形成。在衬底100中通过杂质注入形成掩埋位线101,并且该掩埋位线101被隔离沟槽T隔开。在柱状物P的周围，形成围绕柱状物P的栅极电极(没有示出)。形 成字线102，该字线102电连接至栅极电极并在第二方向Y-Y，延伸。在该柱状物P上形成存储电极104。接触塞103可插入柱状物P与 存储电极104之间。由于在上述半导体器件中在垂直于衬底表面的方向上形成沟道，因 此可增加晶体管的沟道长度而不考虑器件面积。因此，可防止短沟道效 应。此外，由于栅极电极围绕柱状物，因此增加晶体管的沟道宽度，使 得可改善晶体管的操作电流。然而，在形成降低器件特性的掩埋位线的工艺期间产生限制。该问 题将参照图2A与2B在下面进行详细说明。图2A与2B说明制造具有垂直沟道晶体管的传统半导体器件的方法 的横截面图。具体地，图2A与2B为沿着第1图的虚线Y-Y，的横截面 图。此外，由于提供图2A与2B以说明在形成掩埋位线的工艺期间所 发生的问题，因此将提供简要说明。如图2A中所示，所提出的结构包括具有在第一方向和第二方向上 排列的多个柱状物P的衬底200、形成在柱状物P上的硬掩模图案201、 及围绕柱状物P的下部的栅极电极202。然后，在柱状物P之间的衬底 200中掺杂位线杂质，以形成位线杂质区203。此时，位线杂质的掺杂 可通过离子注入来实施。如图2B中所示，在整个衬底结构上形成绝缘层204，并接着实施平 坦化。在平坦化的绝缘层204上形成光刻胶图案(没有图示)。使用光刻胶 图案作为蚀刻掩模蚀刻绝缘层204，使得衬底200部分暴露出。蚀刻暴 露的衬底200至给定深度。因此，在第一方向排列的柱状物P各列之间 的衬底200中形成隔离沟槽T，其沿着平行于第一方向的方向延伸。此 时，隔离沟槽T形成为具有一定深度，该深度延伸至位线杂质区203 下方。因此，限定围绕柱状物P并沿着第一方向延伸的掩埋位线203A。接着，虽然在图中没有示出，但顺序实施形成电连接至栅极电极并沿着第二方向延伸的字线的工艺、移除硬掩模图案201以暴露出柱状物 P的工艺、及在暴露的柱状物P上形成接触塞和存储电极的工艺。然而，在与传统使用金属层的位线的电阻比较时，由于掩埋位线 203A通过杂质注入形成，因此掩埋位线203A的电阻Rs增加。特别地， 当减少器件的面积时，由杂质掺杂所形成的位线的电阻增加。图3说明 与器件面积相应的位线电阻。此外，在由杂质掺杂所形成的位线的界面 处存在耗尽区，使得位线电容增加。发明内容本发明提供一种制造具有垂直沟道晶体管的半导体器件的方法，其 中通过使用代替传统杂质掺杂工艺的硅化物形成工艺来形成位线。根据本发明的一个方面，提供一种制造半导体器件的方法，该方法 包括形成多个柱状物，所述柱状物在第一方向和与第一方向相交的第 二方向上排列在衬底上，由此形成所得结构；在包括柱状物的所得结构 上形成覆盖层；移除在柱状物之间的衬底上所形成的覆盖层，以暴露出 柱状物之间的衬底，由此形成所得结构；在所得结构上形成金属层；对 金属层实施第一热处理，在柱状物之间的暴露的衬底上形成珪化物层； 移除没有反应的硅化物层；以及在第一方向排列的柱状物各列之间的和 在硅化物层下方的村底中形成隔离沟槽，以限定围绕柱状物并沿着第一 方向延伸的位线。根据本发明的另一个方面，提供一种制造半导体器件的方法，该方 法包括在硅衬底上形成第一和第二柱状物，第一和第二柱状物的材料 与衬底相同，在第一与第二柱状物之间限定有间隔；在第一和第二柱状 物以及第 一 与第二柱状物之间所限定的间隔上形成覆盖层；移除在第一 和第二柱状物之间所限定的间隔上形成的覆盖层部分，其中在移除该覆 盖层之后，暴露出在第一与第二柱状物之间的衬底部分；在覆盖层以及 在第一与第二柱状物之间的暴露的衬底部分上形成金属层；对金属层实 施第一热处理，使得与暴露的衬底部分接触的金属层的第一部分转变为 硅化物层，与暴露的衬底部分不接触的金属层的第二部分保持为金属 层；移除金属层的第二部分，其中硅化物层在移除金属层的第二部分之后保留在第一与第二柱状物之间限定的间隔处；和在第一与第二柱状物 之间所限定的间隔处的衬底中形成隔离沟槽，该隔离沟槽延伸到硅化物 层下方并将硅化物层分隔为第一硅化物结构与第二硅化物结构，第一硅 化物结构与第一柱状物相关联，第二硅化物结构与第二柱状物相关联。根据本发明的另一个方面，提供一种制造半导体器件的方法，该方 法包括在硅衬底上形成第一和第二柱状物，在第一和第二柱状物之间 限定有间隔，第一和第二柱状物限定第一和第二栅极电极；在第一和第 二柱状物以及第一和第二柱状物之间所限定的间隔上形成覆盖层；移除 在第一和第二柱状物之间所限定的间隔上形成的覆盖层部分，其中在移 除该覆盖层之后，暴露出笫一和第二柱状物之间的衬底部分；在覆盖层 以及在第一和第二柱状物之间的暴露的衬底部分上形成金属层；对金属层实施第一热处理，使得与暴露的衬底部分接触的金属层的第一部分转 变为硅化物层；和在第一和第二柱状物之间所限定的间隔处的衬底中形 成隔离沟槽，该隔离沟槽延伸到硅化物层下方并将硅化物层分隔成第一 硅化物结构和第二硅化物结构，第一硅化物结构与第一柱状物相关联， 第二硅化物结构与第二柱状物相关联。
图l说明传统具有垂直沟道晶体管的半导体器件的透视图。图2A和2B说明制造具有垂直沟道晶体管的传统半导体器件的方法 的横截面图。图3说明基于器件面积的位线的电阻。图4A到4I为横截面图，其说明根据本发明的一个实施方案制造具 有垂直沟道晶体管的半导体器件的方法。
具体实施方式
图4A到41为横截面图，其说明根据本发明的一个实施方案制造具有 垂直沟道晶体管的半导体器件的方法。具体地，图4A到4I为沿着图1中 Y-Y，的第二方向的横截面图。首先，如图4A中所示，在衬底400上形成在互相垂直的第一方向和第二方向上排列的多个硬掩模图案402。此时在每一个硬掩模图案402下 方配置一个氧化物层401。接着，使用硬掩模图案402作为蚀刻掩模蚀刻 衬底400至给定深度，以形成多个上柱状物400A。如图4B中所示，在所得结构上形成间隔材料层并回蚀刻以在硬掩模 图案402和上柱状物400A的侧壁上形成间隔物403。接着，使用硬掩模图案402和间隔物403作为蚀刻掩模来蚀刻衬底400 至给定深度，以形成多个下柱状物400B。作为图4B中的工艺的结果，柱状物P形成为包括上柱状物400A和下 柱状物400B的有源区。多个柱状物P排列在第一方向和第二方向上。即 4吏硬掩模图案402具有平面正方形形式，但当完成蚀刻工艺时柱状物P变 为圆柱状结构。在相邻柱状物之间具有间隔，其中该间隔限定柱状物以区 别相邻柱状物。如图4C中所示，使用硬掩模图案402和间隔物403作为蚀刻阻挡层(或 蚀刻停止层)来从下柱状物400B的侧壁各相同性蚀刻宽度A。因此，在下 柱状物400B中以及衬底400中形成多个凹陷。此时，在下柱状物400B处 的凹陷的宽度A与后续栅极电极的厚度一致。如图4D中所示，在暴露的衬底400的表面上形成栅极绝缘层404。接 着，在将用于栅极电极的导电层形成在所得结构上之后，回蚀刻所述用于 栅极电极的导电层以形成围绕下柱状物400B的凹陷的栅极电极405。如图4E中所示，在所得结构上形成薄的覆盖层406。覆盖层406具有 约IOA到约500A的厚度。覆盖层包含氮化物层或氧化物层，或包含二者。如图4F中所示，移除布置在柱状物P之间的衬底400上的覆盖层406 以及栅极绝缘层404以暴露出衬底400。在本实施方案中，使用湿蚀刻工 艺来移除该覆盖层406以及该栅极绝缘层404，但也可使用干蚀刻工艺来 移除。如图4G中所示，在所得结构上沉积诸如钴、镍或钛的金属层407,以 形成珪化物层。此时，为了使金属层407稳定地沉积在柱状物P之间的暴 露的衬底400上，所用的沉积法应具有优异的阶梯覆盖特性。例如，如果 使用PVD(物理气相沉积)法来沉积钴，则由于不良的阶梯覆盖特性而出现 突悬(overhang)， 4吏得已沉积的钴无法达到柱状物P之间的暴露的衬底 400。因此，使用化学气相沉积(CVD)法或原子层沉积(ALD)法来沉积钴是理想的。沉积的金属层407可具有约30人到约500A的厚度如图4H中所示，对所得结构实施例如RTP(快速热处理)法的第一热 处理，使得珪化物层408形成在柱状物P之间的暴露的衬底400上。该第 一热处理可在数百度的温度下实施。接着，通过湿清洗工艺移除在第一热处理期间没有与衬底>^应的金属 层407的一部分。此时，湿清洗工艺可使用硫酸(H2S04)溶液或其中混合疏 酸(112804)和过氧化氲(11202)的SPM溶液来进行。此外，实施第二热处理以降低硅化物层408的电阻。根据应用任选地 实施第二热处理。接着，为了防止J^化物层408氧化，在硅化物层408的表面上薄薄地(例 如，约5A到约卯A)沉积诸如氮化物层的材料。梠^据应用任选地实施这类 工艺.如图41中所示，在所得结构上形成绝缘层409并接着平坦化该绝缘层409。接着，在平坦化的绝缘层409上形成光刻胶图案(没有图示)，以暴露 出在第一方向上排列的柱状物P各列之间的村底400。使用光刻胶图案作为蚀刻^^模蚀刻绝缘层409，使得暴露出硅化物层 408。蚀刻在珪化物层408和娃化物层408下方的衬底400。因此，在以第 一方向排列的柱状物P各列之间的衬底400中形成隔离沟槽T,该隔离沟 槽T沿着平行于第一方向的方向延伸。隔离沟槽T延伸至珪化物层408下 方，以分隔珪化物层408并形成位线408A。每一个位线408A围绕柱状物 P并沿着第一方向延伸。因此，由于使用珪化物层形成位线，因此当与传统位线相比时，明显 降低位线的电阻与电容。虽然没有在图中示出，但顺序地实施下列工艺形成字线的工艺，该 字线电连接至栅极电极405并沿着第二方向延伸；移除硬掩模图案402和 垫氧化物层401的工艺，以暴露出柱状物P;和在暴露的柱状物P上形成 接触塞和存储电极的工艺。因此，根据本发明制造具有垂直沟道晶体管的半导体器件的方法，通 过在形成位线时使用硅化物形成工艺取代传统杂质掺杂工艺以降低位线的电阻和电容，可改善器件的特性。虽然本发明已关于特定实施方案进行了说明，但本发明的上述实施方 案并不是限制性的。对本领域技术人员而言显而易见的是，可作出各种改 变与修改而仍不脱离如所附权利要求限定的本发明的精神和范围。
权利要求
1.一种制造半导体的方法，所述方法包括在硅衬底上形成第一柱状物和第二柱状物，所述第一柱状物和所述第二柱状物与所述衬底的材料相同，在所述第一柱状物与所述第二柱状物之间限定有间隔；在所述第一柱状物和所述第二柱状物上以及在二者之间限定的所述间隔上形成覆盖层；移除在所述第一柱状物与所述第二柱状物之间限定的所述间隔上形成的覆盖层部分，其中在移除所述覆盖层之后，暴露出所述第一柱状物与所述第二柱状物之间的衬底部分；在所述覆盖层以及在所述第一柱状物与所述第二柱状物之间的所述暴露的衬底部分上形成金属层；对所述金属层实施第一热处理，使得接触所述暴露的衬底部分的金属层的第一部分转变为硅化物层，不接触所述暴露的衬底部分的金属层的第二部分保持为金属层；移除所述金属层的第二部分，其中所述硅化物层在移除所述金属层的第二部分之后保留在所述第一柱状物与所述第二柱状物之间限定的所述间隔处；和在所述第一柱状物与所述第二柱状物之间限定的所述间隔处的衬底中形成隔离沟槽，所述隔离沟槽延伸到所述硅化物层下方并将所述硅化物层分隔成第一硅化物结构和第二硅化物结构，所述第一硅化物结构与所述第一柱状物相关联，所述第二硅化物结构与所述第二柱状物相关联。
2. 根据权利要求1所述的方法，其中所述覆盖层包含氮化物层或 氧化物层，或包含二者，所述覆盖层具有约IOA到约500A的厚度。
3. 根据权利要求1所述的方法，其中所述移除部分覆盖层的步骤 包括湿蚀刻工艺以暴露出所述衬底。
4. 根据权利要求1所述的方法，其中所述金属层具有约30A到约 500A的厚度。
5. 根据权利要求1所述的方法，其中所述第一热处理包括快速热 处理(RTP)法。
6. 根据权利要求1所述的方法，其中所述金属层的第二部分通过 使用硫酸溶液或SPM溶液来移除。
7. 根据权利要求1所述的方法，还包括在形成所述珪化物层之后 实施第二热处理。
8. 根据权利要求1所述的方法，还包括在所述珪化物层上形成氧 化防止层。
9. 根据权利要求8所述的方法，其中所述氧化防止层包含氮化物 层并具有约5A到约卯A的厚度。
10. 根据权利要求l所述的方法，其中所述第一硅化物结构为第一 位线和所述第二硅化物结构为第二位线，其中所述第一柱状物限定第一 栅极结构和所述第二柱状物限定第二栅极结构。
11. 根据权利要求l所述的方法，其中所述第一柱状物和所述第二 柱状物中的每一个包括上部和下部，其中所述柱状物的下部用以限定栅 极电极。
12. 根据权利要求ll所述的方法，其中所述柱状物的下部是凹陷的。
13. 根据权利要求ll所述的方法，还包括形成连接所述第一柱状 物和所述第二柱状物的字线。
14. 根据权利要求13所述的方法，还包括移除在所述柱状物的上部上形成的硬掩模图案，以暴露出所述柱状 物；和在所述柱状物的上部上形成存储电极。
15. —种制造半导体的方法，所述方法包括在衬底上形成第一柱状物和第二柱状物，在所述第一柱状物与所述 第二柱状物之间限定有间隔，所述第一柱状物与所述笫二柱状物限定第 一栅极电极和第二栅极电极；在所述第一柱状物和所述第二柱状物上以及在二者之间限定的所 述间隔上形成覆盖层；移除在所述第一柱状物与所述第二柱状物之间限定的所述间隔上 形成的覆盖层部分，其中在移除所述覆盖层之后，暴露出所述第一柱状物与所述第二柱状物之间的衬底部分；在所述覆盖层以及在所述第一柱状物与所述第二柱状物之间的所 述暴露的衬底部分上形成金属层；对所述金属层实施第一热处理，使得接触所述暴露的衬底部分的金 属层的第一部分转变为硅化物层；和在所述第一柱状物与所述第二柱状物之间限定的所述间隔处的衬 底中形成隔离沟槽，所述隔离沟槽延伸到所述硅化物层下方并将所述硅 化物层分隔成第一硅化物结构和笫二硅化物结构，所述第一硅化物结构 与所述第一柱状物相关联，所述第二硅化物结构与所述第二柱状物相关 联。
全文摘要
一种制造半导体器件的方法，包括形成多个柱状物，所述多个柱状物在第一方向上和与所述第一方向相交的第二方向上排列在衬底上，由此形成所得结构；在包括所述柱状物的所得结构上形成覆盖层；去除形成在所述柱状物之间的衬底上的覆盖层以暴露出所述柱状物之间的衬底，由此形成所得结构；在所得结构上形成金属层；通过对所述金属层施加第一热处理在所述柱状物之间的暴露的衬底上形成硅化物层；去除未反应的硅化物层；和在位于在所述第一方向上排列的各柱状物列之间和所述硅化物层之下的衬底中形成隔离沟槽，以限定围绕所述柱状物并在第一方向延伸的位线。
文档编号H01L21/8242GK101335244SQ20081009041
公开日2008年12月31日 申请日期2008年3月31日 优先权日2007年6月26日
发明者李敏硕 申请人:海力士半导体有限公司