堆叠式sonos存储器的制作方法

专利名称：堆叠式sonos存储器的制作方法
技术领域：
本发明涉及集成电路，更具体地，涉及包括SONOS存储单元 的集成电路。
背景技术：
闪存是一种可以被电擦除和重编程的非易失性存储器。以块为 单位对闪存进4亍#寮除和编程，其中，每个块都包括多个存储单元。 每个存储单元都包括用于存储信息的浮栅金属氧化物半导体晶体 管。每个浮栅金属氧化物半导体晶体管都存储一个或多个数据位。 一种类型的闪存是NAND闪存。NAND闪存4吏用用于将凄t据写入 存储单元的隧道注入以及用于将数据从存储单元擦除的隧道释放。 NAND闪存存储器作为块装置而4皮访问。这些块的典型长度为 512,2048位或其他适合的位数。
另一种类型的非易失性存储器是电荷捕获存储器，具体的是半 导体-氧化物-氮化物-氧化物-半导体(SONOS )存储器。SONOS存
体(MOS )晶体管。数据位或多个数据位存储在电荷捕获电介质中。 电荷捕获电介质典型地包括多层结构，该多层结构包括第 一氧化物 层、氮化物层、以及第二氧化物层。随着栅—及的正向偏置，来自发 射极-集电极电路的电子隧道通过第一氧化物层并在氮化物层中被 捕获。被捕获的电子在发射极和集电极之间提供用于提高存储多位数据的晶体管的阈值电压(Vt)的能垒。这些电子通过在栅极上施 加负偏置来去除。
在对存4诸单元进4于编禾呈以后，该存4诸单元的状态可以通过向将 被读取的存储晶体管施加小的栅极电压来检测。该电压^皮选择为介 于将被检测的多个状态所期望的多个阈值电压之间。如果在集电极 和发射4及之间有电流流过，则该存^f诸单元处于非捕获电子状态，并
因此将其设置为逻辑"0"状态。如果在集电极和发射极之间没有
电流流过，则该存储单元已经捕获了电子，并因此将其设置为逻辑
"1"状态。类似地，可以将多个不同的Vt状态用于存储多个数据位。
一种类型的晶体管是finFET晶体管。finFET晶体管是金属氧 化物半导体场效应管(MOSFET)多栅极晶体管。fmFET晶体管典 型地是在石圭绝缘体(SOI)基板上制造的。该晶体管的栅极一皮放置 在晶体管沟道的至少两侧上以形成多栅极结构，并因此提供改进的 沟道控制。
为了增加NAND闪存的存储密度，减小了最小特征尺寸(F)。 为了减小最小特征尺寸，需要日益昂贵的蚀刻和处理工具来执行复 杂的处理。此外，多个晶体管的本征尺度以及多个浮置栅极的电容 耦合也将达到物理极限。
由于这些以及其他原因，需要本发明。

发明内容
一个实施例提供了一种集成电路。该集成电路包括第一 SONOS存4诸单元和第二 SONOS存4诸单元。第二存4诸单元堆叠在第 一存储单元上。


附图是为了进一步理解本发明，以及并入并构成本说明书的一 部分。附图示出了本发明的实施例，并且与具体实施方式
一起用于 解释本发明的原理。由于参考以下详细描述更好地了解本发明，所 以将会容易地理解本发明的其他实施例和本发明的许多预期优点。
附图中的元件不一定相对于彼此4安比例绘制。相似的参考标号表示 相应的类卩以部4牛。
图1A是示出系统的一个实施例的方^f匡图。
图1B是示出存储单元阵列的一个实施例的示意图。
图2示出了堆叠式finFET半导体-氧4匕物-氮4匕物-氧^:物-半导 体(SONOS)存储器的一个实施例的横截面视图。
图3示出了双硅绝缘体(SOI)晶片的一个实施例的横截面视图。
图4是示出在晶片中限定源/漏区域以及在晶片中注入源极/漏 极掺杂物之后的晶片的一个实施例的顶视图。
图5A是示出对其进行蚀刻后的晶片的一个实施例的顶^f见图。
图5B示出了对其进行蚀刻后的晶片的一个实施例的横截面视图。
图6示出了蚀刻的晶片、隧道电介质材料层、捕获材料层、以 及阻挡电介质材料层的 一 个实施例的4黄截面#见图。图7示出了在对隧道电介质层、捕获材料层、以及阻挡电介质 材料层进行蚀刻后的蚀刻的晶片、多个隧道电介质材料层、多个捕 获材料层、以及多个阻挡电介质材料层的 一个实施例的横截面视图。
图8示出了 SOI晶片的一个实施例的4黄截面—见图。
图9示出了对其进行蚀刻后的晶片的一个实施例的横截面视图。
图10示出了蚀刻的晶片和第一保护材料层的一个实施例的横 截面一见图。
图11示出了蚀刻的晶片、第一保护材料层、以及第一隔离材 料层的 一 个实施例的才黄截面 一见图。
图12示出了对第一保护材料层进行蚀刻后的蚀刻的晶片、第 一保护材料层、以及第 一 隔离材料层的 一个实施例的横截面视图。
图13示出了蚀刻的晶片、第一保护材料层、第一隔离材料层、 以及第二隔离材料层的 一个实施例的横截面视图。
图14示出了蚀刻的晶片、第一保护材料层、第一和第二隔离 材料层、以及第二保护材料层的 一个实施例的横截面视图。
图15示出了对第二保护材料层进行蚀刻后的蚀刻的晶片、第 一保护材料层、第一和第二隔离材料层、以及第二保护材料层的一 个实施例的横截面视图。
图16示出了对第一和第二隔离材料层进行蚀刻后的蚀刻的晶 片、以及第一和第二保护材料层的一个实施例的横截面视图。图17示出了使蚀刻的晶片的露出部分氧化后的蚀刻的晶片、 以及第 一和第二保护材料层的 一个实施例的横截面视图。
图18示出了对其进行蚀刻后的晶片的一个实施例的横截面视图。
图19示出了蚀刻的晶片和第一隔离材料层的一个实施例的横 截面一见图。
图20示出了蚀刻的晶片、第一隔离材料层、和第一保护材料 层的一个实施例的才黄截面一见图。
图21示出了对第一保护材料层和第一隔离材料层进行蚀刻后 的蚀刻的晶片、以及第一保护材料层的一个实施例的横截面视图。
图22示出了使蚀刻的晶片的露出部分氧化后的蚀刻的晶片和 第 一保护材料层的 一个实施例的横截面视图。
图23示出了对第一保护材料层进行蚀刻后的蚀刻的晶片、第 一隔离材料层、以及第 一保护材料层的 一个实施例的横截面视图。
图24示出了蚀刻的晶片、第一隔离材料层、第一保护材料层、 以及第二隔离材料层的一个实施例的横截面视图。
图25示出了对第一保护材料层进行蚀刻后的蚀刻的晶片、第 一和第二隔离材料层、以及第 一保护材料层的 一个实施例的横截面视图。
图26示出了蚀刻的晶片、第一和第二隔离材料层、第一保护 材料层、以及第三隔离材料层的 一个实施例的横截面视图。图27示出了蚀刻的晶片、第一、第二、和第三隔离材料层、 第 一保护材料层、和第二保护材料层的 一个实施例的横截面视图。
图28示出了对第二保护材料层进行蚀刻后的蚀刻的晶片、第 一、第二、和第三隔离材料层、第一保护材料层、以及第二保护材 料层的 一 个实施例的4黄截面#见图。
图29示出了对第一、第二、和第三隔离材料层进行蚀刻后的 蚀刻的晶片、以及第一和第二保护材料层的一个实施例的横截面视 图。
图30示出了使蚀刻的晶片的露出部分氧化后的蚀刻的晶片、 以及第 一 和第二保护材料层的 一 个实施例的横截面视图。
图31示出了至存储器阵列中的上部存储单元串和下部存储单 元串的触点的 一 个实施例的4黄截面-见图。
具体实施例方式
在以下的详细描述中，参考构成本文一部分的附图，附图中， 示出了可以实现本发明的示例性具体实施例。对此，参考所描述的 图的方向^f吏用方向术语(例如，"顶部"、"底部"、"前"、"后"、"前 端"、"尾部"等)。由于本发明实施例中的元件可以定位于许多不 同的方向，因此，方向术语是用来i兌明而不是用来限制的。可以理 解，可利用其他实施例，并且在不背离本发明范围的情况下，可对 结构或逻辑进行改变。因此，以下详细的描述不是用来限制本发明 的，本发明的范围由所附权利要求限定。
图1A是示出系统90的一个实施例的方冲匡图。系统90包4舌主 机92和存储器阵列100。主机92通过通信链路94通信地连接至存储器阵列100。主机92包括计算机(例如，台式、膝上、手持)、 1更携式电子装置(例如，蜂窝电话、个人数字助理(PDA)、 MP3 播放器、视频播放器)、或使用存储器的任何其他适合的装置。存 储器阵列100为主机92提供存储器。在一个实施例中，存储器阵 列100包括堆叠的半导体-氧化物-氮化物-氧化物-半导体(SONOS) 存储器。
图1B是示出存储单元的阵列100的一个实施例的示意图。存 储单元的阵列100包括第一位线选4奪线104、多个第一位线选4奪晶 体管110、第二位线选择线108、多个第二位线选择晶体管112、多 条位线102、多条字线106、以及多个存储单元114。每个存储单元 114都是至少两个finFET SONOS存储单元的堆叠中的上部或下部 finFET半导体-氧化物-氮化物-氧化物-半导体(SONOS )存储单元。 连接至第一位线102的第一串fmFET SONOS存储单元114堆叠在 连接至第二位线102的第二串fmFET SONOS存储单元114的顶部。 第一和第二堆叠的finFET SONOS存储单元114串共享这些公共字 线106。
如本文中所^使用的，术语"SONOS"净皮一^殳地使用并包括以类 似的方式被布置来提供类似功能的任何适当的材料，且其并不限于 半导体-氧化物-氮化物-氧化物-半导体材料。例如，"SONOS"可以 包括半导体-高k电介质-氮化物-高k电介质-金属材料 (semiconductor-high k dielectric-nitride-high k dielectric-metal materials)。
如文中所l吏用的，术i吾"电连4妄(electrically coupled,又牙尔电 耦合)"不是指元件必须直4妄连接在一起，而是在"电连接"的元 件之间可以设置插入元件。每个第一位线选择晶体管110的4册极都4妄收第一位线选择线
104上的位线选择信号。每个第一位线选择晶体管110的源极/漏极 3各径的一侧都电连4妄至7>共极或地112。每个第一位线选择晶体管 110的源才及/漏极^各径的另一侧都电连接至一串finFET SONOS存4诸 单元114中的第一 fmFET SONOS存储单元114的源极/漏极路径的 一侧。每串中的每个finFET SONOS存储单元114的源极/漏极^各径 都电连接至该串中的另一个finFET SONOS存储单元114的源才及/ 漏极路径。每个fmFET SONOS存储单元114的才册极都4妻收字线106 上的字线选择信号。每串中的最后一个finFET SONOS存储单元114 的源极/漏极路径电连接至第二位线选择晶体管112的源极/漏极路 径。每个第二位线选择晶体管112的源极/漏极路径的另一侧都电连 接至位线102。每个第二位线选择晶体管112的栅极都接收第二位 线选^%线108上的位线选择信号。
存储器阵列100提供NAND finFET SONOS存储器阵列。为了 访问finFET SONOS存储单元114以进行读或写访问，通过激活相 应的第一和第二位线选4奪晶体管110和112来选4奪用于所选的 finFET SONOS存储单元114的位线102。在读操作期间，除了用于 所选的finFET SONOS存储单元114的字线106以外的所有字线106 都被激活来使未被选择的finFET SONOS存储单元114处于导通冲莫 式。用于所选的finFET SONOS存储单元114的字线106被激活以 读取存储在所选的finFET SONOS存储单元114中的H据值。数据 信号通过所选的fmeFET SONOS存储单元114和所选位线102之间 的串中的未被选择的finFET SONOS存储单元114传递到所选的位 线。在写^喿作过程中，激活所有的字线106来沿所选的存〗诸单元114 串擦除存储在每个finFET SONOS存储单元114中的数据。然后， 所选的finFET SONOS存储单元114祐L偏置来将至少一个数据位写 入所选finFET SONOS存4渚单元114。图2示出了堆叠式finFET SONOS存储器130的一个实施例的 横截面—见图。堆叠式finFET SONOS存储器130包括基板132、 多个第一氧化物层134a、多条第一位线136a、多个第二氧化物层 134b、多条第二位线136b、多个石更质掩才莫材并+层138、多个隧道电 介质材料层140、多个捕获材料层142、多个阻挡电介质材料层144、 以及多条字线146。基板132与第一氧化物层134a接触。第一氧化 物层134a与第一位线136a接触。第一位线136a与第二氧化物层 134b接触。第二氧化物层134b与第二位线136b接触。第二位线 136b与硬质掩模材料层138接触。第一氧化物层134a的侧壁、第 一^f立线136a、第二IU匕物层134b、第二位线136b、以及石更质纟奄才莫 材料层138与隧道电介质材料层140接触。隧道电介质材料层140 与捕获材料层142接触。捕获材料层142与阻挡电介质材料层144 接触。阻挡电介质材料层144与字线146接触。
在一个实施例中，基板132包括体硅或其他适当的基板材料。 第一氧化物层134a和第二氧化物层134b都包括Si02或其他适合的 电介质材料。第一氧化物层134a将每个存储单元的堆叠中的下部 finFET SONOS存储单元114与基板132隔离。第二氧化物层134b 使每个存储单元的堆叠中的下部finFET SONOS存储单元114与上 部finFET SONOS存储单元114隔离。
硬质掩模材料层138包括SiN或其他适合的硬质掩模材料。硬 质掩才莫材并+层138用于限定第一氧化物层134a、第一^f立线136a、 第二氧化物层134b、以及第二位线136b。硬质掩模材料层138还 使第二位线136b与字线146隔离。
在一个实施例中，第一位线136a与第二位线136b都包括多个 硅区和多个掺杂硅区。这些摻杂硅区为finFET SONOS存储单元114 提供多个源/漏区。每个源/漏区都被串中相邻的两个finFET SONOS存储单元114共用。这些未摻杂的硅区为finFET SONOS存储单元 114提供多个沟道区。
在一个实施例中，隧道电介质材津+层140包4舌氧4b物(例如， Si02)或其他适合的隧道电介质材料。捕获材料层142包括氮化物 (例如，SiN)或其他适合的捕获材料。阻挡电介质材津+层144包 括氧化物(例如，Si〇2)或其他适合的阻挡电介质材料。捕获材料 层142存储用于每个finFET SONOS存储单元114的一个或多个凄t 据位。每条字线146都包括多晶硅、金属、或其他适合材料并形成 用于每个fmFET SONOS存储单元114的栅极。
堆叠式finFET SONOS存储器130包括多串finFET SONOS存 储单元114。下部的flnFET SONOS存储单元114串沿每条第一位 线136a形成，且上部的finFET SONOS存储单元114串沿每条第二 位线136b形成。相比于典型的闪存装置，通过堆叠两个或更多的 finFET SONOS存储单元114,以更加宽松的临界尺寸有效增加了存 储密度。
下面的图3至图7示出了用于制造之前参照附图2描述和示出 的堆叠式fmFET SONOS存储器130的一个实施例。
图3示出了双绝*彖硅(SOI)晶片150的一个实施例的横截面 视图。双SOI晶片150包括体硅层132、第一隐埋氧化物(BOX) 层135a、第一硅层137a、第二BOX层135b、以及第二硅层137b。 在一个实施例中，使用晶片键合来制造双SOI晶片150。在另一个 实施例中，使用其他适当的技术来制造双SOI晶片150。
图4是示出在晶片150中限定多个源/漏区154并将源极/漏才及 4参杂物注入到晶片150中后的晶片150的一个实施例的顶视图。线 蚀刻(line lithography )被用来在晶片150顶部限定多条线l52，这些线包括保护材料(诸如光刻胶)。这些线154限定露出晶片150 的顶部的位置。源极/漏极掺杂物被注入到晶片150的多个露出部分 154中。该源^f及/漏相^参杂物^皮以不同的能量等级注入到第一石圭层 137a和第二石圭层137b中以实5见一至丈的下部和上部fmFET SONOS 存储单元114性能。
图5A是示出对晶片150进行蚀刻后的晶片150的一个实施例 的顶视图。线152的保护材料被去除。然后将诸如SiN或其他适合 的硬质掩模材料沉积到晶片150上来提供硬质掩才莫材料层。使用化 学气相沉积(CVD)、原子层沉积(ALD)、金属有机化学气相沉积 (MOCVD)、等离子气相沉积(PVD)、喷射气相沉积(JVD)、或 其他适合的沉积4支术来沉积石更质掩冲莫材料层。
线蚀刻被用来限定垂直于线154的线160。线160露出硬质掩 模材料层的多个部分。硬质掩模材料层的多个露出部分，以及硬质 掩模材料层的露出部分下的第二硅层137b、第二BOX层135b、第 一硅层137a、以及第一 BOX层135a的多个部分^皮蚀刻。在进行独 刻后，硬质掩模材料层的受保护部分下的第二硅层137b、第二BOX 层135b、第一硅层137a、以及第一 BOX层135a的多个部分提供 如由156所表示的源/漏区域和如由158所表示的沟道区域。
图5B示出了对晶片150进行蚀刻后的晶片150的一个实施例 的横截面视图。硬质掩模材料层的露出部分以及硬质4务模材料层的 露出部分下的第二硅层137b、第二BOX层135b、第一硅层137a、 以及第一BOX层135a的多个部分被蚀刻以提供多个开口 160,这 些开口将晶片150分割成fmFET SONOS存储单元114的上部位置 串和下部位置串。硬质掩模材料层和晶片150被蚀刻来提供之前参 照附图2描述和示出的硬质掩模材料层138、第二位线136b、第二 fU匕物层134b、第一^f立线136a、以及第一氧〗匕物层134a。图6示出了蚀刻的晶片150、隧道电介质材料层140a、捕获材 料层142a、以及阻挡电介质材料层144a的横截面视图。诸如氧化 物(例如，Si02、 HfO)的隧道电介质材料或其他适合的隧道电介 质材料生长或^皮共形地沉积到基板132、第一氧化物层134a、第一 位线136a、第二氧化物层134b、第二位线136b、以及石更质掩模材 料层露出的部分上以提供隧道电介质材料层140a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合的沉积技术来沉积隧道 电介质材料层140a。
诸如氮化物(例如，SiN)、氧化物(例如，A1203 )的捕获才才 料、或其他适合的捕获材料被共形地形成在隧道电介质材料层140a 上以提供捕获材料层142a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、 或其^f也适合的沉积:技术来沉积捕获才才并牛层142a。
诸如氧化物(例如，Si02、 HfO)的阻挡电介质材料或其他适 合的阻挡电介质材料沉被积到捕获层142a上以提供阻挡电介质材 料层144a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合 的沉积二技术来沉积阻挡电介质材冲+层144a。
图7示出了对隧道电介质材冲+层140a、捕获材冲牛层142a、以 及阻挡电介质材料层144a进行蚀刻后的蚀刻的晶片150、隧道电介 质材料层140、捕获材料层142、以及阻挡电介质材料层144的一 个实施例的横截面视图。阻挡电介质材料层144a、捕获材料层142a、 以及隧道电介质材料层140a被蚀刻以露出硬质掩才莫138和基板132 以提供如之前参照图2描述和示出的隧道电介质材料层140、捕获 材料层142、以及阻挡电介质材料层144。
诸如多晶硅、金属的字线和栅极材料或其他适合的字线和栅极 材料被沉积到硬质掩模材料层138、阻挡电介质材料层144、捕获 材料层142、隧道电介质材料层140、以及基板132的露出部分上。字线和4册极材料-波形成图案并^皮蚀刻以提供如先前参照图2描述和 示出的字线146和fmFET SONOS存储器130。
下面的图8至图17示出了制造之前参照图2描述和示出的堆 叠式finFET SONOS存储单元130的另 一个实施例。
图8示出了 SOI晶片151的一个实施例的横截面视图。SOI晶 片151包括体硅层132、第一BOX层135a、以及第一石圭层137a。 类似于之前参照图4描述和示出的形成在晶片150中的源/漏区，在 晶片151的第一石圭层137a中形成源/漏区。石更质掩冲莫材料层被沉积 在晶片151上并形成图案，这类似于之前参照图5A所述和所示的 在晶片150上形成硬质掩模材料层的图案。
图9示出了对晶片151进行蚀刻后的晶片151的一个实施例的 横截面视图。硬质掩模材料层的露出部分以及硬质掩模材料层露出 部分下的第一硅层137a的多个部分被蚀刻以提供多个开口 160，这 些开口将晶片151分割成fmFET SONOS存储单元114的多个位置 串(chain of location )。晶片151被蚀刻以提供硬质掩模材料层138 和硅部139。
图10示出了蚀刻的晶片151和第一保护材料层170a的一个实 施例的横截面视图。诸如SiN的保护材料或其他适合的保护材料一皮 共形地沉积到硬质掩模材料层138、硅部139、以及第一氧化物层 135a的露出部分上来提供第一保护材料层170a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合的沉积^支术来沉积〗呆护材^1"层 170錢。
图11示出了蚀刻的晶片151、第一保护材料层170a、以及第 一隔离材料层172的一个实施例的横截面层。诸如氧化物(例如， Si02 )的隔离材料或其他适合的隔离材料被沉积到保护材料层170a上。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合的沉积 4支术来沉积隔离材泮牛。对隔离材冲+进4亍凹版蚀刻(recessed etch )来 ^是供隔离材料层172。
图12示出了对第一保护材料层170a进行蚀刻后的蚀刻的晶片 151、第一保护材料层170b、以及隔离材料层172的一个实施例的 -镜截面视图。〗吏用湿蚀刻、各向同性干蚀刻、或其他适合的蚀刻对 第一保护材料层170a进行蚀刻以提供第一保护材料层170b。第一 y床护材并牛层170b的露出的顶部限定第一位线136a (其^)寻在后面的 处理步骤中形成)的高度。
图13示出了蚀刻的晶片151、第一保护材料层170b、第一隔 离材料层172、以及第二隔离材料层174的一个实施例的横截面视 图。诸如氧化物(例如，Si02)的隔离材料或其他适合的隔离材料 被沉积在硬质掩才莫材料层138、娃部139、第一隔离材泮牛层172、以 及第一保护材#+层170b的露出部分上。使用CVD、 ALD、MOCVD、 PVD、 JVD、或其他适合的沉积技术来沉积第二隔离材料。对第二 隔离材料进行凹版蚀刻来提供给隔离材料层174。隔离材料层174 的高度限定第二氧化层134b(其将在后面的处理步骤中形成)的高 度。
图14示出了蚀刻的晶片151、第一保护材料层170b、第一和 第二隔离材碎牛层172和174、以及第二"f呆护材冲牛层176a的一个实施 例的横截面视图。诸如SiN的保护材料或其他适合的保护材料被共 形地沉积到硬质掩模材料层138、硅部139、以及第二隔离材料层 174的露出部分上以提供第二保护材料层176a。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合的沉积l支术来沉积第二保护材 料层176a。图15示出了对第二保护材料层176a进行蚀刻后的蚀刻的晶片 151、第一保护材料层170b、第一和第二隔离材料层172和174、 以及第二保护材料层176b。第二保护材料层176a被蚀刻以露出第 二隔离材料层174。在一个实施例中，使用干法回蚀(dry back etch) 或其他适合的蚀刻来露出第二隔离材料层174。
图16示出了对第一和第二隔离材料层172和174进行蚀刻后 的蚀刻的晶片151、以及第一和第二保护材料层170b和176b的横-截面-见图。第一和第二隔离材并+层172和174^皮去除以石圭部139的 露出部分178。露出部分178限定第二fU匕物层134b (其将在后面 的处理步-骤中形成)的^f立置。
图17示出了在4吏硅部139的露出部分178氧化后的蚀刻的晶 片151、以及第一和第二保护材料层170b和170b的一个实施例的 横截面^见图。石圭部139的露出部分178被氧化来4是供如之前参照图 2描述和示出的第一位线136a、第二氧化物层134b、以及第二位线 136b。第一和第二4呆护才才冲牛层170b和176b净皮去除，且继续之前在 图6开始描述和示出的制造处理。
下面的图18至图22示出了制造之前参照图2描述和示出的堆 叠式finFET SONOS存储器130的另 一个实施例。
图18示出了对晶片153进^f亍蚀刻后的晶片153的一个实施例 的斗黄截面4见图。在该实施例中，4吏用体石圭晶片153来制造堆叠式 finFET SONOS存储器130。类似于之前参照图4描述和示出的形成 在晶片150中的源/漏区来在晶片153的体石圭中形成源/漏区。类4以 于之前参照图5A描述和示出的在晶片150上形成硬质掩模材料层 图案来使硬质掩模材料层沉积在晶片153上并形成图案。硬质掩模材料层的露出部分以及硬质掩模材料层的露出部分
下面的体硅的多个部分^皮蚀刻以提供多个开口 160,这些开口将晶 片153分割成多个finFET SONOS存储单元114的位置串。晶片153 被蚀刻来提供硬质掩模材料层138和硅部139a,同时留下基板132。
图19示出了蚀刻的晶片153和第一隔离材料层180的一个实 施例的横截面视图。诸如氧化物(例如，Si02)的隔离材料或其他 适合的隔离材料被沉积到硬质掩模材料层138、娃部139a、和基板 132的露出部分上。4吏用CVD、 ALD、 MOCVD、 PVD、 JVD、或
其^f也适合的沉积4支术来;冗积隔离材并牛。z使用凹;l反蚀刻、回蚀、或其 他适合的蚀刻对隔离材料进行蚀刻来提供隔离材料层180 。
图20示出了蚀刻的晶片153、第一隔离材料层180、和第一保 护材料层182a的一个实施例的冲黄截面一见图。诸如SiN的保护材料 或其他适合的^f呆护材^H皮共形地沉积到-更质^^莫材料层138、石圭部 139a、以及第一隔离材津+层180的露出部分上以l是供第一4呆护材剩-层182a。 4吏用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他适合的 沉积^支术来沉积第一4呆护材^"层182a。
图21示出了对第一保护材料层182a和第一隔离材料层180进 4亍蚀刻后的蚀刻的晶片153和第一〗呆护材料层182b的一个实施例 的横截面视图。使用隔离活性离子蚀刻或其他适合的蚀刻对第一保 护材料层182a进行蚀刻以露出硬质掩模材料层138和第一隔离材 料层180。使用湿蚀刻或其他适合的蚀刻去除第一隔离材料层180 以露出石圭部139a的部分183和基才反132。
图22示出了在使硅部139a的露出部分183以及基板132氧化 后的蚀刻的晶片153和第一保护材料层182b的一个实施例的横截 面视图。硅部139a的露出部分183被氧化以*提供类似于之前参照 图9描述和示出的硅部139的硅部139、以及如之前参照图2描述和示出的第一氧化物层134a。然后去除第一〗呆护材料层182a并继 续如之前在图10开始描述和示出的制造处理。
下面的附图23至图30示出了用于制造之前参照图2描述和示 出的堆叠式finFET SONOS存储器130的另一个实施例。
图23示出了在如之前参照图21描述和示出的对第一保护材料 层182a进行蚀刻后的蚀刻的晶片153、第一4呆护材料层182b、以 及第一隔离材料层180的一个实施例的横截面视图。在该实施例中， 除了在该实施例中未对第一隔离材料层180进行蚀刻之外，如之前 参照图18至图21描述和示出的对晶片153进行处理。
图24示出了蚀刻的晶片153、第一保护材津牛层182b、第一隔 离材料层180、以及第二隔离材料层184的4黄截面视图。诸如氧化 物(例如，Si02)的隔离材料或其他适合的隔离材料被沉积到硬质 掩才莫材料层138、第一保护材料层182b、以及第一隔离材料层180 的露出部分上。使用CVD、 ALD、 MOCVD、 PVD、 JVD、或其他 适合的沉积技术来沉积隔离材料。使用凹版蚀刻、回蚀、或其他适 合的蚀刻对隔离材料进行蚀刻来提供第二隔离材料层184。
图25示出了对第一保护材料层182b进行蚀刻后的蚀刻的晶片 153、第一和第二隔离材料层180和184、以及第一保护材料层182c 的一个实施例的4黄截面^见图。第一4呆护材冲牛层182b^皮蚀刻以露出 石圭部139a的多个部分以及^是供第一保护材^牛层182c。
图26示出了蚀刻的晶片153、第一和第二隔离材^("层180和 184、第一4呆护材^1"层182c、以及第三隔离材4牛层186的一个实施 例的横截面视图。诸如氧化物(例如，Si02)的隔离材料或其他适 合的隔离材料被沉积到硬质掩模材料层138、硅部139a、第一保护 材料层182c、以及第二隔离材料层184的露出部分上。4吏用CVD、ALD、 MOCVD、 PVD、 JVD、或其他适合的沉积冲支术来沉积隔离 材料。使用凹版蚀刻、回蚀、或其他适合的蚀刻对隔离材料进行蚀 刻来提供第三隔离材料层186。
图27示出了蚀刻的晶片153、第一、第二、和第三隔离材料层 180、 184、和186、第一保护材料层182c、以及第二保护材料层188a 的一个实施例的横截面视图。诸如SiN的保护材料或其他适合的保 护材料被共形地沉积到硬质掩模材料层138、硅部139a、以及第三 隔离材料层186的露出部分上以4是供第二4呆护材并+层188a。使用 CVD、 ALD、 MOCVD、 PVD、 JVD、或其4也适合的沉积^支术来沉 积第二保护材坤+层188a。
图28示出了对第二保护材料层188a进行蚀刻后的蚀刻的晶片 153、第一、第二、以及第三隔离材料层180、 184、以及186、第 一保护材料层182c、以及第二保护材料层188b的一个实施例的碎黄 截面视图。使用隔离活性离子蚀刻或其他适合的蚀刻对第二隔离材 料层188a进行蚀刻以露出硬质掩模138的顶部和第三隔离材料层 186的顶部，并^是供第二^f呆护材^l"层188b。
图29示出了7十第一、第二、以及第三隔离材泮牛层180、 184、 以及186进行蚀刻后的蚀刻的晶片153、以及第一和第二保护材料 层182c和188b的一个实施例的横截面视图。使用湿蚀刻或其他适 合的蚀刻去除第一、第二、和第三隔离才才泮+层180、 184、和186以 露出石圭部139a的部分178和183以及基^反132。
图30示出了使硅部139a的露出部分178和183以及基板132 氧化后的蚀刻的晶片153、以及第一和第二保护材料层182c和188b 的一个实施例的4黄截面-见图。石圭部139a的露出部分178和183、以 及基板132 #1氧化以^是供之前参照图2描述和示出的第 一氧化物层 134a、第一4立线136a、第二氧4b物层134b、以及第二4立线136b。然后去除第一和第二4呆护材并+层182c和188b,并继续如之前在图 6开始描述和示出的制造处理。
图31示出了至第一^立线136a和第二4立线136b的触点190a和 190b的一个实施例的碎黄截面—见图。位线136a电连4妄至触点190a。 触点l卯a电连4妾至4立线102a。位线136b电连4妄至触点190b。触 点190b电连4妾至4立线102b。 4立线136a长于〗立线136b， 乂人而触点 190a与位线136b和触点190b电隔离。
本发明的实施例提供了 一种堆叠式finFET SONOS存储器。两 个或更多的finFET SONOS存储单元^皮堆叠在4皮此的顶部并共享公 共字线。相比于典型的闪存装置，这种堆叠式finFET SONOS存储 器在使用更宽松的临界尺寸的同时增加了存储器的存储密度。
尽管这里已经示出和描述了具体实施例，但本领域的技术人员 很容易认识到，在不背离本发明的范围的前l是下，可以进4亍各种替 换和/或等同实施来代替所示和所述的具体实施例。本申请旨在覆盖 这里所述具体实施例的任何改变和变化。因此，本发明4又由权利要 求及其等同物来限定。
权利要求
1.一种集成电路，包括第一SONOS存储单元，以及第二SONOS存储单元，所述第二存储单元堆叠在所述第一存储单元上。
2. 根据权利要求1所述的集成电路，其中，所述第一SONOS存 储单元包括第一 finFET SONOS存储单元，以及其中，所述第二 SONOS存储单元包括第二 finFET SONOS存储单元。
3. 根据权利要求1所述的集成电路，进一步包括字线，形成所述第一存々者单元的棚-极以及所述第二存储 单元的栅极。
4. 根据权利要求1所述的集成电路，其中，存储器包括NAND 存储器。
5. 根椐权利要求1所述的集成电路，其中，所述第一存储单元和 所述第二存储单元形成在硅绝缘体晶片上。
6. 根据权利要求1所述的集成电路，其中，所述第一存储单元和 所述第二存储单元形成在双硅绝缘体晶片上。
7. 根据权利要求1所述的集成电路，其中，所述第一存储单元和 所述第二存储单元形成在体硅晶片上。
8. —种存储器，包括第一存储单元，包括第一源极、第一漏;fe、第一隧道电 介质材料层、第一捕获材料层、第一阻挡电介质材料层、以及 两个第一4册纟及；以及第二存〗诸单元，包4舌第二源才及、第二漏才及、第二隧道电介质材料层、第二捕获材料层、第二阻挡电介质材料层、以及 两个第二栅极，所述第二存储单元堆叠在所述第一存储单元上。
9. 根据权利要求8所述的存储器，进一步包括字线，连4妾至所述两个第一4册^1和所述两个第二4册才及。
10. 根据权利要求8所述的存储器，其中，存储器装置包括NAND 存储器装置。
11. 根据权利要求8所述的存储器，其中，所述第一存储单元和所 述第二存储单元形成在硅绝缘体晶片上。
12. 根据权利要求8所述的存储器，其中，所述第一存储单元和所 述第二存储单元形成在双硅绝缘体晶片上。
13. 根据权利要求8所述的存储器，其中，所述第一存储单元和所 述第二存储单元形成在体硅晶片上。
14. 一种制造存储器的方法，所述方法包括提供包括第一硅层和第二硅层的双硅绝缘体晶片；在所述第一硅层中限定多个第一行源/漏区，以及在多个 所述第一行源/漏区上在所述第二硅层中限定多个第二4亍源/漏区；垂直于多个所述第 一行源/漏区和多个所述第二^f亍源/漏 区将多条线蚀刻到所述晶片中，以在所述第 一硅层中提供多条 第 一位线以及在所述第二硅层中提供多条第二位线；在多条所述第 一 位线和多条所述第二位线的多个露出部 分上沉积隧道电介质材一牛层、捕获材津+层、以及阻挡电介质材料层；蚀刻所述隧道电介质层、所述捕获材冲牛层、以及所述阻 挡电介质层以沿每条第 一位线提供第一 串存储单元，以及沿每 条第二位线提供第二串存储单元；以及在经蚀刻的所述阻挡电介质材冲+层上形成多条字线以为 每个第一串存储单元和每个第二串存储单元中的每个存储单元提供栅极。
15. 根据权利要求14所述的方法，其中，形成多条所迷字线包括 形成多条金属字线。
16. 根据权利要求14所述的方法，其中，蚀刻所述晶片包括在所述晶片上沉积硬质掩模材料层；将所述硬质掩模材料层图样化为垂直于多个所述第 一行 源/漏区和多个所述第二行源/漏区的多条线；以及蚀刻未被所述硬质掩模材料层保护的所述晶片的多个部 分，以在所述第 一硅层中提供多条所述第 一位线以及在所述第 二硅层中提供多条所述第二位线。
17. 根据权利要求14所述的方法，其中，沉积所述隧道电介质材 料层、所述捕获材料层、以及所述阻挡电介质材料层包括分别 沉积第一氧化物层、氮化物层、以及第二氧化物层。
18. —种制造存储器的方法，所述方法包括提供包括第一硅层的硅绝缘体晶片；在所述第一硅层中限定多个第一行源/漏区，以及在多个 所述第 一行源/漏区之上在所述第 一石圭层中限定多个第二^f亍源 /漏区；垂直于多个所述第一^f亍源/漏区和多个所述第二^亍源/漏 区将多条线蚀刻到所述晶片中，以才是供多行第一硅材泮牛；使每行第 一硅材料的 一部分氧化以提供多条第 一位线以 及多条所述第一位线之上的多条第二位线，多条所述第二位线 利用被氧化的所述部分与多条所述第一位线隔离；在多条所述第一位线和多条所述第二位线的露出部分上 沉积隧道电介质材料层、捕获材料层、以及阻挡电介质材料层；蚀刻所述隧道电介质材料层、所述捕获材料层、以及所 述阻挡电介质材料层以及沿每条第 一位线提供第 一 串存储单 元，以及沿每条第二位线*提供第二串存储单元；以及在经过蚀刻的所述阻挡电介质材津+层上形成多条字线以 为每个第一串存储单元和每个第二串存储单元中的每个存储单元提供栅极。
19. 根据权利要求18所述的方法，其中，形成多条所述字线包括 形成多条金属字线。
20. 根据权利要求18所述的方法，其中，蚀刻所述晶片包括在所述晶片上沉积硬质掩模材料层；将所述硬质掩模材料层图样化为垂直于多个所述第 一行源/漏区和多个所述第二行源/漏区的多条线；以及蚀刻未被所述硬质掩模材料层保护的所述晶片，以提供 多行第一硅材料。
21. 才艮据一又利要求18所述的方法，其中，沉积所述隧道电介质材 料层、所述捕获材料层、以及所述阻挡电介质材料层包括分别 沉积第一氧化物层、氮化物层、以及第二氧4匕物层。
22. —种制造存储器装置的方法，所述方法包括提供体硅晶片；在所述体石圭中限定多个第一行源/漏区，以及在多个所述 第一行源/漏区之上在所述体硅中限定多个第二行源/漏区；垂直于多个所述第一^f亍源/漏区和多个所述第二^亍源/漏 区将多条线蚀刻到所述晶片中，以^是供多行石圭材料；使每行硅材料的第 一部分和第二部分氧化来提供多条第 一位线和多条所述第一位线之上的多条第二位线，多条所述第 二位线利用#1氧化的所述第二部分与多条所述第一位线隔离， 多条所述第 一位线利用被氧化的所述第 一部分与所述体硅隔离；在多条所述第 一位线和多条所述第二位线的露出部分上 沉积隧道电介质材料层、捕获材料层、以及阻挡电介质材料层；蚀刻所述隧道电介质材料层、所述捕获材料层、以及所 述阻挡电介质材料层来沿每条所述第 一位线提供第 一 串存储 单元，以及沿每条所述第二位线提供第二串存储单元；以及在经过蚀刻的所述阻挡电介质材料层上形成多条字线以 为每个第 一 串存储单元和每个第二串存储单元中的每个存储 单元提供栅极。
23. 根据权利要求22所述的方法，其中，形成多条所述字线包括 形成多条金属字线。
24. 根据权利要求22所述的方法，其中，蚀刻所述晶片包括在所述晶片上沉积硬质掩模材料层；将所述硬质掩模材料层图样化为垂直于多个所述第 一行 源/漏区和多个所述第二行源/漏区的多条线；以及蚀刻未被所述硬质掩模材料层保护的所述晶片，以提供 多行,圭材料。
25. 根据权利要求22所述的方法，其中，氧化每行硅材料的所述 第一部分和所述第二部分包括同时氧化所述每行硅材料的所述第一部分和所述第二部分。
26. 冲艮据权利要求22所述的方法，其中，氧化每行硅材坤+的所述 第 一部分和所述第二部分包括顺序氧化所述每行硅材料的所 述第一部分和所述第二部分。
27. —种具有存储器的集成电路，所述存储器包括第 一 串finFET SONOS存4诸单元；第二串finFET SONOS存4诸单元，所述第二串finFET SONOS存储单元堆叠在所述第一 串fmFET SONOS存储单元 上；多条字线，每条字线都连4妄至所述第一串fmFETSONOS 存储单元中的 一 个存储单元的栅极以及所述第二串finFET SONOS存储单元中的一个存储单元的^"极；第一选4奪晶体管，^皮配置为选择所述第一串finFET SONOS存储单元来访问所述第一串fmFET SONOS存储单元 的存储单元；以及第二选择晶体管，^皮配置为选择所述第二串finFET SONOS存储单元以访问所述第二串fmFET SONOS存储单元 的存储单元。
28.—种系统，包括 主机；以及存储器阵列，通信地连接至所述主机，所述存储器阵列 包括第一 SONOS存4诸单元；以及第二 SONOS存4渚单元，所述第二存4诸单元堆叠在所 述第一存储单元上。
全文摘要
一种集成电路包括第一SONOS存储单元和第二SONOS存储单元。第二存储单元堆叠在第一存储单元上。
文档编号H01L21/8247GK101290938SQ20081009320
公开日2008年10月22日 申请日期2008年4月18日 优先权日2007年4月19日
发明者托马斯·哈普, 扬·鲍里斯·菲利普 申请人:奇梦达股份公司