专利名称：具有凸块的晶片结构及形成方法
技术领域：
本发明有关一种半导体组件的封装结构，更特别的是有关一种应用无电解电镀 形成金于具有高分子凸块的封装结构及其形成方法。
背景技术：
目前芯片封装技术中，以晶粒软膜封装(Chip on Film, COF)以及晶粒与玻璃 基板接合封装(Chip on Glass, COG)为主要技术，而COF的封装方式有利用异方性 导电胶(anisotropic conductive film, ACF)垂直导通接合以及利用非导电胶 (Non-Conductive Paste, NCP/NCF)热牙固化后产生的收縮接合等。常就以金凸块 连接于芯片与基板之间，然而由于金不易氧化，可得到良好的电性连接，且金的低 硬度特性更容易适应接合过程所产生的接触应力，使接合品质得以确保。
为了降低金凸块的生产成本及简化集成电路上形成连接的凸块工艺，近年来以 高分子凸块为核心层的复合凸块(compliant bump)结构陆续被研究及发表出来。图 1A是表示利用复合凸块接合芯片于基板上的封装结构的示意图。如图1A所示，复 合凸块102内具有一高分子凸块104，且于高分子凸块104的表面覆盖一导电金属 材料106，其用以连接芯片110于基板120上。其中复合凸块102可通过异方性导 电胶130内的导电粒子132垂直导通于上、下接点122、 112,或者直接以非导电 胶(未在图中表示)产生收縮接合而导通于上、下接点122、 112。
请继续参考图1B，是表示于图1A的芯片110与基板120受热时，因胶体热涨 现象及受热不均而使芯片110或基板120发生翘曲变形的示意图。很明显地，当整 个芯片封装体100的变形量超过预定的接合强度时，将使得基板120的外侧接点 124无法接触芯片110上的复合凸块102，而造成信号断路或接触阻抗增加等问题， 降低接合的可靠度。
发明内容
鉴于以上的问题，本发明的主要目的在于提供一种无电解电镀金作为导电接点，借以节省工艺成本。
本发明的另一目的，是通过UBM层以电性连接导电层及焊垫，使得晶片的封装 结构的可靠度增加。
据此，本发明揭露一种半导体组件的封装结构，包含一晶粒，其上配置有多 个焊垫；多个高分子凸块，是配置在每一颗晶粒的焊垫上并曝露出部份的焊垫；一 UBM层，形成在每一高分子凸块上及覆盖住曝露出部份的该焊垫；及一导电层，包 覆在UBM层的表面上，且通过UBM层与多个焊垫形成电性连接。
本发明还揭露一种晶片结构的形成方法，包含:提供一晶片，具有一上表面及 一背面，且晶片上配置有多个晶粒，且于每一颗晶粒上具有多个焊垫且于每一个焊 垫上具有一图案化的焊垫屏蔽层；形成一高分子材料层，以覆盖在晶片的每一颗晶 粒及多个焊垫上；移除部份高分子材料层，以保留在多个焊垫上的高分子材料层， 且曝露出多个焊垫的部份表面；形成一UBM层以覆盖在晶片上，是将UBM层覆盖于 图案化的焊垫屏蔽层、多个焊垫所曝露的部份表面及高分子材料层的一表面；移除 部份UBM层，以保留在高分子材料层上的部份UBM层及及邻近于多个焊垫的部份图 案化的焊垫屏蔽层上的部份UBM层；及形成一导电层在UBM层的一表面上，是以无 电解电镀的方式形成导电层在UBM层的表面上，且通过UBM层与多个焊垫电性连接。
为使对本发明的目的、构造、特征、及其功能有进一步的了解，下面将配合附
图对本发明的较佳实施例进行详细说明，其中
图1A及图1B是根据现有技术的复合凸块结构及与基板接合的示意图2是根据本发明所揭露的技术，表示一晶片上具有多个晶粒的俯视图3是根据本发明所揭露的技术，表示图案化的焊垫屏蔽层形成在晶粒上且曝
露出部份焊垫的示意图4及图5是根据本发明所揭露的技术，表示于晶粒的焊垫上形成高分子凸块
的步骤示意图6至图7是根据本发明所揭露的技术，表示在高分子凸块的表面上形成一 UBM层的步骤示意图；及
图8是根据本发明所揭露的技术，在UBM层的表面上形成导电层的示意图。
具体实施方式
图2至图8是根据本发明所揭露的晶片结构及其形成方法的各步骤流程示意 图。如图2所示，是表示提供一晶片20，其具有一上表面及一背面，且晶片20上 配置有多个晶粒210。在此要说明的是，于图2至图8所表示的步骤流程示意图是 以晶片20上的任意一晶粒作为具体实施例的说明，同时为彰显本发明的特征，仅 以晶粒210上的某一焊垫212来说明；然而在实际的步骤，是对整个晶片进行封装。
首先，请参考图3，是表示以半导体工艺于晶片20上形成一图案化的焊垫屏 蔽层(patterned pad mask layer)214，此焊垫屏蔽层214覆盖在晶粒210及部份 焊垫212的四周并曝露出焊垫212的中央部份;而此焊垫屏蔽层214为一介电材料。
接着，请参考图4至图8，是表示于晶粒的焊垫上形成复合凸块的步骤流程示 意图。首先，如图4所示，是形成一高分子材料层30，以覆盖晶粒20上的图案化 的焊垫屏蔽层214及每一个焊垫212，在此，形成高分子材料层30的方法可以是 涂布(coating)或是将高分子材料层30注入晶片20的上表面，再利用模具装置(未 在图中表示)将高分子材料层30平坦化；接着于脱离模具装置之后，可以得到具有 一均匀表面的高分子材料层30形成在图案化的焊垫屏蔽层214及曝露的焊垫212 上方。
接着，以光学微影(photolithography)工艺，在高分子材料层30上形成一具 有图案化的光刻胶(photoresist)层(未在图中表示)；然后，使用蚀刻工艺(例如 湿蚀刻)来移除部份的高分子材料层30;接着，移除图案化的光刻胶层后，使得 多个高分子凸块30以形成在每一焊垫212的中央处，且每一高分子凸块30与相邻 的焊垫屏蔽层214分离并且曝露出每一个焊垫212的部份表面，如图5所示。在此， 高分子凸块30的材料可以是聚酰亚胺(polyimide)或环氧树脂(印oxy)或是弹性高 分子材料。
接下来请参考图6至图7,是表示形成一 UBM层在高分子凸块表面上的步骤示 意图。如图6所示，先以溅镀(sputtering)的方式在晶粒210上形成一UBM层40， 以覆盖焊垫屏蔽层214、曝露的焊垫212表面及每一个高分子凸块30。接着，形成 一图案化的光刻胶层(未在图中表示)于高分子凸块30及焊垫212上的UBM层40 之上；再接着，进行蚀刻以移除未被光刻胶层覆盖的UBM层40。最后，再将位于 高分子凸块30及焊垫212上的光刻胶层移除，以使UBM层40仅覆盖在高分子凸块 30、焊垫212以及部份焊垫屏蔽层214上，如图7所示。在本实施例中的UBM层可 以是由Ti/Ni材料所形成。
接着，请参考图8，是将一层导电层50形成在UBM层40的表面上，且使得此导电层50可通过UBM层40与焊垫212形成电性连接。在发明的实施例中，导电层 50是使用无电解电镀(electroless plating)的方式来形成，其中导电层50所使 用的材料为金(gold)，因此导电层50只形成在UBM层40的表面上。在此要强调的 是，利用无电解电镀形成导电层50的目的在于导电层50仅形成在UBM层40的 表面上，于晶片结构上其它无UBM层40的部份不会形成任何导电层，因而可以大 幅的降低金的使用成本；此相较于传统的半导体工艺，在导电层50及图案化的焊 垫屏蔽层214上形成在UBM层40之后，还需要再进行一次的光学微影工艺，以移 除在图案化的焊垫屏蔽层214上的导电层40，这使得工艺成本增加也会浪费导电 层的材料而无形中增加了许多不必要的成本。
因此，根据以上所述，于本实施例中，利用高分子凸块30、 UBM层40及导电 层50所构成的复合凸块，同样可以有良好的电性连接的功效。另外，利用无电解 电镀的方式，可以节省工艺成本，避免不必要的材料的浪费。
虽然本发明以前述的较佳实施例揭露如上，然而其并非用以限定本发明，任何 熟悉本技术的人员，在不脱离本发明的精神和范围内，当可作出种种等同的改变或 替换，因此本发明的专利保护范围须视本说明书所附的本申请权利要求范围所界定 的为准。
权利要求
1.一种半导体组件的封装结构，包含一晶粒，其上配置有多个焊垫，且每一该焊垫上具有一图案化的焊垫屏蔽层；多个高分子凸块，配置在每一该焊垫上并曝露出这些焊垫的部份表面；一UBM层，形成在每一该高分子凸块上及覆盖住曝露出的这些焊垫的部份表面；及一导电层，包覆在该UBM层。
2. —种具有凸块的晶片结构，包含一晶片，其上配置有多个晶粒，且于每一该晶粒上具有多个焊垫，且于每一该焊垫上具有一图案化的焊垫屏蔽层；及多个凸块形成在每一该焊垫上，其中每一该凸块包含一高分子凸块，形成在这些焊垫上并曝露出这些焊垫的部份表面；一UBM层，形成在部份该图案化焊罩层上及包覆该高分子凸块且填满该焊垫曝露的部份表面；及一导电层，覆盖该UBM层。
3. 根据权利要求2所述的晶片结构，其特征在于这些高分子凸块为弹性高分 子凸块。
4. 根据权利要求2所述的晶片结构，其特征在于这些图案化的UBM层的材料 为Ti/Ni层。
5. 根据权利要求2所述的晶片结构，其特征在于这些导电层的材料为金。
6. —种凸块结构，包含 一高分子凸块；一UBM层，覆盖于该高分子凸块上；及 一导电层，包覆在该UBM层。
7. 根据权利要求6所述的凸块结构，其特征在于该高分子凸块为弹性高分子 凸块。
8. —种晶片结构的形成方法，包含提供一晶片，其上配置有多个晶粒，且于每一该晶粒上具有多个焊垫，且于每 一该焊垫上具有一图案化的焊垫屏蔽层；形成一高分子材料层，以覆盖在该晶片的每一该晶粒及这些焊垫上； 移除部份该高分子材料层，以保留在这些焊垫上的该高分子材料层，且曝露出这些焊垫的部份表面；形成一 UBM层以覆盖在该晶片上，是将该UBM层覆盖该图案化的焊垫屏蔽层、 这些焊垫所曝露的部份表面及该高分子材料层的一表面；移除部份该UBM层，以保留在该高分子材料层上的部份该UBM层及邻近于这些 焊垫的部份该图案化的焊垫屏蔽层上的部份该UBM层；及形成一导电层在该UBM层的一表面上，是以无电解电镀的方式形成该导电层在 该UBM层的该表面上，且通过该UBM层与这些焊垫电性连接。
9. 根据权利要求8所述的形成方法，其特征在于该高分子材料层为一弹性高 分子材料层。
10. 根据权利要求8所述的形成方法，其特征在于该UBM层为Ti/Ni层。
全文摘要
一种具有凸块的晶片结构，包含一晶片，其上配置有多个晶粒及每一颗晶粒上具有多个焊垫；多个高分子凸块，是配置在每一颗晶粒的焊垫上并曝露出部分的焊垫；一UBM层，形成在每一高分子凸块上及覆盖住曝露出部分的该焊垫；及一导电层，包覆在UBM层的表面上，且通过UBM层与多个焊垫形成电性连接。
文档编号H01L21/02GK101567348SQ20081009319
公开日2009年10月28日 申请日期2008年4月21日 优先权日2008年4月21日
发明者黄成棠 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司