专利名称：异常磁致电阻器件的制作方法
技术领域：
本发明总地涉及异常磁致电阻(EMR)传感器，更特别地，涉及通过新 颖的接触结构克服光刻对准(l他ographic alignment)卩艮制的EMR传感器设计。
背景技术：
计算机长期存储的核心是称为磁盘驱动器的组件。磁盘驱动器包括旋转 磁盘、被与旋转磁盘的表面相邻的悬臂悬吊的写和读头、以及转动悬臂从而 将读和写头置于旋转盘上选定环形道(track)之上的致动器。读和写头直接 位于具有气垫面(ABS)的滑块上。悬臂将滑块偏置为在盘不旋转时与盘表 面接触，但是当盘旋转时，空气被旋转的盘旋动。当滑块骑在气垫上时，读 写头用于写；兹印(magnetic impression)到旋转盘及从旋转盘读出磁印。读 写头连接到根据计算机程序运行的处理电路从而实现读写功能。
写头包括嵌入在第一、第二和第三绝缘层(绝缘堆叠)中的线圏层，绝 缘堆叠夹在第一和第二极片层之间。在写头的气垫面(ABS)处间隙通过间 隙层形成在第一和第二极片层之间，极片层在背间隙处连接。传导到线圈层 的电流在极片中感应磁通，其使得磁场在ABS处在写间隙弥散出来以用于 在移动介质上的道中写上述^f兹印，例如在上述旋转盘上的环形道中。
在近来的读头设计中，自旋阀传感器，也称为巨磁致电阻(GMR)传感 器，已被用来检测来自旋转磁盘的磁场。该传感器包括下文称为间隔层的非 磁导电层，其夹在下文称为被钉扎层和自由层的第一和第二铁磁层之间。第 一和第二引线(lead)连接到自旋阀传感器以传导通过其的检测电流。被钉 扎层的磁化取向为基本垂直于气垫面(ABS),自由层的磁矩取向为基本平 行于ABS，但是可以响应于外》兹场自由旋转。被钉扎层的^兹化通常通过与反 铁磁层交换耦合来被钉扎。
间隔层的厚度被选择为小于通过传感器的传导电子的平均自由程。采用
射。当被钉扎层和自由层的磁化彼此平行时，散射最小，当被钉扎层和自由层的磁化反平行时，散射最大。散射的变化与C0S9成比例地改变自旋阀传 感器的电阻，其中9是被钉扎层和自由层的磁化之间的角。在读模式中，自 旋阀传感器的电阻与来自旋转盘的磁场的大小成比例地变化。当检测电流传 导通过自旋阀传感器时，电阻变化导致电势变化，其被检测到且作为重放信 号被处理。
然而，对日益增大的数据速率和数据容量的需求使得研究者探寻能以减 小的道宽实现提高的灵敏度和高信噪比的新型磁致电阻传感器。已经提出的
一类磁致电阻传感器是异常磁致电阻传感器(EMR)。 EMR传感器的优点在 于EMR传感器的有效区(active region )由非磁半导体材料构造，且不会遇 到巨磁致电阻传感器(GMR)和隧道阀中存在的磁噪声问题，所述后两种传 感器在其有效区中使用磁膜。
EMR传感器包括接触有效区一侧的一对电压引线和一对电流引线，以 及接触有效区另一侧的导电分路(shunt )。在没有外加磁场时，通过电流引 线传导的检测电流进入半导体有效区中且通过所述分路分流。当存在外加磁 场时，电流偏离该分路且主要经过半导体有效区。跨过电压引线检测由于外 加磁场引起的电阻改变。EMR传感器描述于T. Zhou等人的"Extraordinary magnetoresistance in externally shunted van der Pauw plates" ， Appl. Phys. Lett., Vol. 78， No. 5, 29 Jan. 2001, pp. 667-669中。
然而，即使利用这样的EMR器件的优点，仍存在对能从器件读取的数 据的增大的数据速率和数据密度的急切需求。随着这些EMR器件变得更小， 制造必需的极小引线和极小引线间隔的能力受到当前光刻技术的分辨率极 限以及需要对准多个光刻构图步骤的限制。
因此，强烈感到需要一种EMR传感器设计及制造方法，其能允许这样 的传感器以非常小的尺寸构造，而不管当前可得的光刻工艺的分辨率限制。 这样的结构和/或方法优选允许该器件的引线以非常小的引线间隔构造，从而 允许非常短的磁位被读取。此外，随着磁记录的数据密度增大，磁位所必需 的更小的尺寸要求读回传感器的磁有效部件更接近盘，从而分辩各磁位。因 此，强烈需要EMR传感器的磁有效层接近气垫面(ABS)。
发明内容
本发明提供一种异常磁致电阻(EMR)传感器，其具有新颖的自对准引和电流引线，这允许引线以大大减小的引线间隔形成。
该EMR传感器能包4舌台(mesa )结构，多个凹口 (notch)形成在该台 结构一侧。电压和电流引线能形成为延伸到所述凹口中，接触EMR传感器 的磁有效部分。
该EMR传感器还能构造得没有凹口。在该情况下，引线仍能彼此自对 准且与所述分路结构自对准，且能以公共光刻工艺形成。
还能形成该EMR传感器而不形成台结构。形成该EMR传感器的磁有 效部分且薄导电层形成在该EMR传感器之上。多条引线和分路结构可形成 得延伸穿过绝缘层以接触该EMR传感器的磁有效部分。
结合附图阅读下面对优选实施例的详细描述后，本发明的这些和其他特 征和优点将变得显然，附图中相似的附图标记始终表示相似的元件。
为了全面理解本发明的本质和优点，以及优选使用模式，请结合附图参 照下面的详细说明，附图不是按比例的。
图1是其中能实现本发明的盘驱动系统的示意图2是现有技术EMR器件的示意性俯视图3是根据本发明一实施例的EMR器件的示意性立体图4是从图3的线4-4取得的俯视剖面图5-11是在制造的各中间阶段EMR器件的视图，示出根据本发明一供 选实施例制造EMR传感器的方法；
图12-14是在制造的各中间阶段EMR器件的视图，示出根据本发明一 供选实施例制造EMR传感器的方法；
图15是根据本发明另一实施例的EMR传感器的示意性立体图；以及
图16是根据本发明又一实施例的EMR传感器的示意性立体图。
具体实施例方式
下面的说明是关于当前构思的实施本发明的最佳实施例。进行该说明是 为了示出本发明的基本原理，而无意限制这里要求保护的发明概念。
现在参照图1,示出能实现本发明的盘驱动器100。如图1所示，至少一个可旋转的》兹盘112被支承在主轴(spindle) 114上且被盘驱动马达118 所旋转。每个盘上的磁记录是磁盘112上同心数据道(未示出)的环形图案 形式。
至少一个滑块113位于磁盘112附近，每个滑块113支4义一个或更多磁 头组件121。当磁盘旋转时，滑块113在盘表面122上径向进出移动，使得 磁头组件121可存取磁盘的写有所需数据的不同磁道。每个滑块113借助于 悬臂115附着到致动器臂119。悬臂115提供轻微的弹力，其将滑块113偏 向盘表面122。每个致动器臂119附着到致动器装置127。致动器装置127 如图1所示可以是音圈马达(VCM)。 VCM包括在固定磁场内可动的线圈， 线圏移动的方向和速度通过控制器129提供的马达电流信号来控制。
在盘存储系统的运行期间，磁盘112的旋转产生滑块113与盘表面122 之间的气垫，其对滑块113施加向上的力或举力。因此在正常运行期间气垫 平衡悬臂115的轻微弹力且支承滑块113离开盘表面并稍微在盘表面之上相 距一小的基本恒定的间隔。
盘存储系统的各种组元在运行时由控制单元129产生的控制信号来控 制，例如存取控制信号和内部时钟信号。通常，控制单元129包括逻辑控制 电路、存储装置和微处理器。控制单元129产生控制信号从而控制各种系统 操作，例如线123上的驱动马达控制信号和线128上的头定位和寻道控制信 号。线128上的控制信号提供所需电流曲线来优化地移动和定位滑块113至 盘112上的所需数据道。写和读信号借助于记录通道125传送到写和读头121 且从其传出。头121的读部分可以是异常磁致电阻(EMR)传感器，例如下 面的描述的那样。
参照图2,现有技术的EMR传感器的示例包括台(mesa)结构202和 分路(shunt)结构204。台结构配置有接片(tab) 206,其从台结构202的 与分路204相反的侧面延伸。这些接片206提供导电引线208能连接到的接 触点。EMR传感器的功能将在下面关于对本发明实施例的描述更详细地说明。
继续参照图2，接片206通过定义台结构202期间的光刻工艺构造，且 与台结构成一整体。引线208通过单独的光刻工艺定义，其必须与前面的光 刻工艺产生的接片206对准。分路结构204能在又一光刻处理步骤中定义。 如本领域技术人员将意识到的那样，这些各光刻工艺步骤的对准是非常困难的，且以非常小的尺寸对准变得不可能，由此限制了 EMR传感器的尺寸和
分辨率为了提高数据密度而能减小的量。
现在参照图3，根据本发明一可行实施例示出用于磁头121 (图2)中的 异常磁致电阻传感器(Extraordinary MagnetoResistive sensor, EMR ) 300。 EMR传感器300包括形成在衬底304例如晶片上的台结构301。台结构301 包括异质结构302,其包括夹在第一和第二高电阻半导体层306、 310之间的 2维电子气(2-DEG) 308。台结构301还能包括在结构302下面的緩沖层 312。盖帽层314还可设置在台结构上以保护下面的台结构301的层306-310。 EMR传感器301还包括导电分路结构316，其顶端被示出，但是其向下延伸 到台结构301中，如下面将更详细描述的那样。
EMR传感器300可包括结构302，其是形成在半导体衬底304例如GaAs 上的ni-v异质结构。然而，本发明描述的EMR传感器不限于III-V半导体 材料。例如，其还可基于硅或锗形成。异质结构302可包括具有第一带隙的 半导体材料的第一层306、形成在第一层306上且具有比第一层306的带隙 小的第二带隙的半导体材料的第二层308、以及形成在第二层308上且具有 比第二带隙大的第三带隙的半导体材料的第三半导体层310。第一和第三层 306、 310中的材料可类似或相同。由于不同材料的不同带隙，通过第一、第 二和第三半导体材料层306、 308、 310产生能势阱(量子阱)。因此，载流 子能限制在层308内，其被视为传感器300中的EMR有效膜。因为层308 非常薄，且因为电子传播非常快且传播非常长的距离而没有散射，所以该层 308形成所称的二维电子气(2DEG)。
第一层306通常形成在可以是一层或多层的緩沖层312上。緩沖层312 包括若干周期的超晶格结构，其用来防止存在于衬底中的杂质迁移到功能层 306、 308、 310中。另外，緩沖层312被选择来调和衬底304和异质结构302 的功能层的一般不同的晶格常数，因此用作衬底和功能层之间的应力释放 层。
一个或更多掺杂层可引入到第一层306、第三层310、或者两层306和 310中的半导体材料中，且与第一和第三半导体材料的边界间隔开。掺杂剂 有时还引入到层312或314中在靠近层306或310的位置处。掺杂的层向量 子阱提供电子(如果n掺杂的话)或空穴(如果p掺杂的话)。电子或空穴 分别以二维电子气或空穴气的形式聚集在量子阱中。层306、308、310可以是Alao9Ino.91 Sb/InSb/Al。.09In。91 Sb或AlSb/InAs/AlSb 异质结构，其生长在半绝缘GaAs衬底304上，緩冲层312位于其间。InSb 和InAs是窄带隙半导体。窄带隙半导体通常具有高的电子迁移率，因为有 效电子质量大大减小。代表性的窄带隙材料是InSb和InAs。例如，InSb和 InAs的室温电子迁移率分别是70000cmVVs和35000cm2/Vs。
形成在緩冲层312上的底部Al,In,Sb或GaAlSb层306具有约1-3 微米范围内的厚度，顶部Al,In固Sb或AlSb层310具有约2-1000nm范围 内的厚度。引入到层306、 310中的掺杂层具有从一个单层(德耳塔掺杂层 (delta-doped layer))到lOnm的厚度。掺杂层与第 一和第二或第二和第三半 导体材料的InSb/Alo.o9lno.wSb边界间隔开10-300埃的距离。n掺杂是优选的， 因为电子通常具有比空穴更高的迁移率。代表性的n掺杂剂是约1 x I019/cm3 浓度的硅。用于异质结构302的沉积工艺优选是分子束外延，但是可以使用 其他外延生长方法。
盖帽层314形成在异质结构302之上以保护器件免于侵蚀。盖帽层314 由绝缘材料例如铝或硅的氧化物或氮化物(例如SbN4、 A1203 )或者非侵蚀 性半绝缘半导体形成。层312、 306、 308、 310、 314—起形成能称为台结构 301的结构。
可以看出，在图3中，台结构301可配置有形成在台结构侧面的切除凹 口 326。凹口为图3未示出但将在后面的图中示出且描述的电引线提供接触 区。引线以及可选的填充层已从图3去除，以更清楚地示出台结构301和相 关的凹口 326。可以看出，凹口 326 >^人台结构301顶部延伸到量子阱层308 (亦称为磁有效区或2-DEG 308 )下面的点。将在下面看出，凹口 326是可 选的(例如他们可配置有距该侧面的能变小到零的深度)。然而，凹口的存 在增加了引线(图3未示出)能接触于其上的表面积。
图4示出从图3的线4-4取得的剖面图。因此图4示出台结构301的量 子阱部分308以及穿过其的分路316的俯视图。 一组导电引线402 、 404 、 406、 408延伸到形成在台结构中的凹口中。引线402、 404、 406、 408能由导电材 料例如Au或AuGe构造，且因为下面将变得显然的原因，能优选地由与分 路结构316相同的材料构造。
继续参照图4，引线中的两条例如404和408是电流引线，用于向传感 器300提供检测电流，更具体地，向2-DEG层308提供检测电流。因此，引线层408可以是第一电流引线II ，引线层404可以是第二电流引线层12。 引线层406和402能提供用于测量与磁场的存在相关的电阻变化的电压引 线，如下面将描述的那样。因此，引线层406能提供第一电压引线VI，引 线层402能提供第二电压引线V2。
如上所述，电流引线408、 404提供通过传感器300的检测电流。在没 有磁场时，该电流的大多数(虛线410所示)从第 一 电流《I线408流到分路 结构。然后该电流在重经2DEG层308回到第二电流51线404之前流过具有 较低电阻的分路结构316。然而，在存在基本垂直于2-DEG层的平面取向的 磁场H时，相对更大部分的电流偏离分路316以行经2-DEG层308,如虛 线412所示。这增大了电阻，其能通过测量跨电压引线406、 402的电压而 被检测。
在图4中可以看出，引线402-408能延伸到凹口 326中。因此，引线和 凹口 326之间的接触的周长基本是凹口深度的两倍加上引线宽度。这增大了 电接触区域，有利地减小了引线402-408与2-DEG 308之间的电阻。也许更 重要地，引线402-408可以通过单个光刻步骤与凹口 326自对准且还与分路 自对准，如下面将更充分地说明的那样。
现在参照图5-ll，描述根据本发明一实施例的EMR传感器的制造方法。 特别参照图5，提供衬底502。该衬底502可以是半导体晶片，例如GaAs。 多个EMR台结构层501生长在该晶片上。EMR台结构层501可包括緩沖层 504,层504可以是一个以上的层且可包括若干周期的超晶格结构。第一掺 杂半导体层506、第二半导体层(2-DEG) 508、第三半导体层510和盖帽层 512生长在緩冲层504上。第一和第三半导体层506、 510可每个由诸如 Al,In091Sb的材料构成。2画DEG层(第二半导体层)508可以是InSb。然 而，这些仅是示例。其他材料可用于层506、 508、 510, 2-DEG材料层具有 比层506、 510之一或两者更小的带隙。盖帽层512可以由绝缘材料例如Si 或Al的氧化物或氮化物构成。
参照图6,掩模602例如光致抗蚀剂掩模形成在层504-512之上，诸如 离子研磨或蚀刻工艺的材料去除被用来去除层504-512的未被掩模层602保 护的部分。这得到具有侧壁601的台结构600。非磁电绝缘填充层604能被 沉积，然而这是可选步骤，因为EMR传感器能构造得没有填充层604。然 后，掩模602能被浮脱(liftoff)，留下图7所示的结构。现在参照图8和9，第二掩模802形成在台层504-512以及填充层604 (如果设置的话)之上。如图9所示，掩模结构包括用于定义多条引线的开 口 902。掩模802还包括用于定义分路结构的开口 904。在图9中，台结构 600以虚线示出，以表明其隐藏在掩模802下面。开口 902能延伸得越过台 结构600的边缘或侧面601。延伸超越边缘601的该部分将形成先前参照图 3描述的凹口 326。供选地，参照图10，开口 902可恰好到达台结构600的 边缘601。在该情况下，台结构600将不会配置有凹口 326 (图3)。代替地， 引线406 (图4 )将接触台结构600的侧边缘601,而不延伸到凹口结构326 (图3)中。
掩模结构802能通过光刻工艺形成，该光刻工艺能包括沉积材料例如光 致抗蚀剂，然后利用光步进设备(photo stepper tool)光刻构图该光致抗蚀剂。 抗蚀剂然后能被显影以形成掩模结构例如所示的掩模结构802。然后参照图 9,可以看出，通过单个公共光刻掩模化步骤定义引线和分路(其将通过下 面描述的后面的工艺形成)。这有利地避免了需要对准多个光刻步骤，大大
非常高分辨率的引线的能力。另外，用单个掩模在单个光步骤中形成这些结 构通过减少必须进行的制造步骤的数目而减少了制造时间和成本。
仍参照图9和10，掩模802仍在位，材料去除工艺例如蚀刻工艺可被进 行以去除填充材料604和台结构600的未被掩模保护的部分。该材料去除工 艺在填充层604 (如果设置填充层的话)中且在台结构600中形成沟槽。导 电材料1102例如Au然后能沉积到这些沟槽中。这得到图11所示的结构， 图11是从图9的线11-11取得的侧剖面图。导电材料的沉积导致先前参照图 3描述的引线402-408和分路结构316的形成，尽管仅引线406示于图11的 剖面图中。在图ll中可以看出，蚀刻能形成具有延伸到2-DEG之下的水平 且优选超过第一半导体层的底部的沟槽。图11所示的结构是通过图9所示 的掩模结构802形成的凹口结构。然而，如果图IO所示的掩模1002被使用， 则将没有凹口 ，且引线406将仅接触台结构600的侧面。
应指出，掩模602 (图6 )和掩模802 (图8和9 )可组合成单个掩模结 构。在该情况下，台结构600、引线902和分^各904可以全部通过单个光刻 工艺中形成的单个掩模来定义。另外，台结构600的形成可省略，如下面将 描述的那样。现在参照图12-14,描述根据本发明 一供选实施例制造EMR传感器的方 法。前面描述的层504-52生长于晶片502上。然后，另外，绝缘层1202 全膜生长或沉积于层504-512之上。掩模结构1204然后形成在绝缘层之上。 掩模1204可以是抗蚀剂掩模，通过例如前面描述的那些方法被光刻构图。 参照图12和13可以看出，掩模1204形成于绝缘层1202和EMR层504-512 之上，而没有首先形成台结构。
参照图13，多个引线开口 1302形成在掩模结构1204中。另外，掩模结 构包括分路开口 1304。掩模1204保持在位，可进行材料去除工艺以去除绝 缘层1202的未被掩模层保护的部分以及下面的层504-512。导电材料1402 例如Au可然后被沉积，得到具有引线402-408 (图4 )以及分路结构316的 结构，但是没有实际的具有侧壁的台结构。尽管仅一条引线406示于图14 中，但是应理解，这仅是因为图14是侧剖面图，其仅能示出引线中的一条。 因此，应理解，其他引线402、 404、 408也被包括。
引线相对于彼此以及相对于分路结构的位置对于EMR传感器的性能而 言是重要的。因此，由于引线402-404和分路316在公共光刻步骤中形成， 且因为EMR结构的其余部分覆盖有绝缘层，所以不需形成前面描述的盒形 台结构。
在EMR器件例如参照图12-14描述的EMR器件中，气垫面(如果该器 件用于数据记录系统中的话)可位于器件下面，如图12-14所示。在该情况 下，ABS可位于緩冲层504内或者在下半导体层506处。这将通过回研磨工 艺(back lapping process )实现，该工艺中晶片从下面被研磨直到到达EMR 传感器内的期望位置。供选地，这可以通过蚀刻浮脱工艺实现。例如，全部 或部分緩冲层504可以由可选择蚀刻的材料构成。该材料可使用期望的蚀刻 剂被蚀刻掉，直到EMR传感器从晶片502浮脱。该工艺可称为外延浮脱工 艺(epitaxial liftoff process)。
现在参照图1.5,描述本发明的另一可行实施例。在该实施例中，上面参 照图3描述的盖帽层314被去除，上半导体层310制得尽可能小。上半导体 层可实际上小于2nm厚。这促进磁有效层308 (例如2-DEG层)更接近于 台结构301的顶部。实际上，》兹有效层308可以距ABS l-50nm,或者甚至 更优选地距ABS l-30nm或l-10nm。如果EMR传感器1500用作磁数据记 录器件例如盘驱动器中的磁致电阻传感器，这允许磁有效层308更接近磁介质(图15未示出)。在当前的以及未来的数据记录器件中，磁间隔是非常重
要的参数，甚至磁间隔的数纳米(nm)的减小能产生巨大的性能差异。因此， 通过促使磁有效层308接近台结构301的表面，磁数据记录系统的磁间隔和 相关磁性能可大大改善。
现在参照图16，本发明另一实施例甚至还可减小磁数据记录器件中的磁 间隔。如图16所示，上面参照图15描述的上半导体层310已被完全去除。 这将磁有效层308置于顶表面(ABS)，最小化了磁数据记录器件中的磁间 隔。
参照图15和16描述的实施例可与上面描述的引线结构一起使用或者没 有所述引线结构。因此，关于参照图15和16描述的实施例，凹口 326是可 选的。此外，磁有效层308设置在ABS处或附近还可在诸如参照图11-13 描述的结构中实现，其中构成EMR传感器的层不被蚀刻或掩模以定义台结构。
虽然上面已经描述了各实施例，但是将理解，他们仅以示例的方式给出， 而不是限制。落入本发明的范围内的其他实施例也会对本领域技术人员变得 显然。例如，尽管本发明已被描述为提供用于磁数据记录系统例如盘驱动器 中的EMR传感器，但是本发明还可用于在另一器件例如扫描磁强计 (magnetometer)中或者在能读取磁信号的任何其他应用中使用的EMR传 感器的构造中。因此，本发明的广度和范围不应受限于任何上述示例性实施 例，而仅应根据所附权利要求及其等价物来定义。
权利要求
1. 一种异常磁致电阻传感器，包括台结构，包括形成磁有效量子阱的半导体异质结构，该台结构具有侧面；多个凹口，形成在该台结构的该侧面中；多条导电引线，该导电引线的每条延伸到所述多个凹口之一中。
2. 根据权利要求1所述的异常磁致电阻传感器，其中该异质结构包括2 维电子气的形成。
3. 根据权利要求1所述的异常磁致电阻传感器，其中该异质结构包括第 一、第二和第三半导体层，每个具有带隙，该第二半导体层夹在该第一和第 三半导体层之间且具有比该第一和第三半导体层小的带隙。
4. 根据权利要求1所述的异常磁致电阻传感器，其中该凹口、该引线、 以及导电分路结构通过公共光刻工艺定义。
5. —种异常磁致电阻传感器结构，包括 半导体异质结构，其形成磁有效量子阱；薄电绝缘层，形成在该半导体量子结构之上，该薄电绝缘层形成有多个 引线开口和分路开口；以及多条导电引线，每个延伸到所述引线开口之一 中以接触该半导体异质结 构；以及导电分路结构，通过该分路开口延伸以接触该半导体异质结构。
6. 根据权利要求5所述的异常磁致电阻传感器，其中该半导体异质结构 横向延伸超过该引线和分路结构。
7. 根据权利要求5所述的异常磁致电阻传感器，其中该半导体异质结构 未形成有定义台结构的侧面，由此该异常磁致电阻传感器的有效部分通过该 1线彼此之间以及该引线与该分路结构之间的空间关系来定义。
8. 根据权利要求5所述的异常磁致电阻传感器，其中该半导体异质结构 形成2维电子气。
9. 根据权利要求5所述的异常磁致电阻传感器，其中该半导体异质结构 包括第一、第二和第三半导体层，每个具有带隙，该第二半导体层夹在该第 一和第三半导体层之间，该第二半导体层的带隙小于该第一和第三半导体层 的带隙。
10. —种制造异常磁致电阻传感器的方法，包括 提供衬底；在该衬底上生长半导体异质结构； 在该异质结构上形成第一掩模结构；进行第 一材料去除工艺以去除该半导体异质结构的未被该第 一掩模结 构保护的部分以形成台结构； 去除该第一掩模结构；形成第二掩模结构，该第二掩模结构具有分路定义开口和多个引线定义 开口；口和该分路定义开口暴露的部分；以及 沉积导电材料。
11. 根据权利要求IO所述的方法，其中该第一和第二材料去除工艺包括 蚀刻。
12. 根据权利要求IO所述的方法，其中该异质结构包括第一、第二和第 三半导体层，每个具有带隙，该第二半导体层夹在该第一和第三半导体层之 间且具有比该第 一和第三半导体层的带隙小的带隙。
13. —种制造异常磁致电阻传感器的方法，包括 提供衬底；在该衬底上生长半导体异质结构；在该半导体异质结构上形成掩模结构，该掩模结构具有分路定义开口和 多个引线定义开口；进行材料去除工艺以去除该半导体异质结构的未被该掩模结构保护的 部分；以及沉积导电材料。
14. 根据权利要求13所述的方法，还包括，在生长该半导体异质结构之 后且在形成该掩模结构之前，沉积电绝缘材料薄层于该半导体异质结构之 上。
15. 根据权利要求IO所述的方法，其中该引线定义开口交叠该台结构， 由此该第二材料去除工艺在该台结构中形成凹口 。
16. —种异常磁致电阻传感器，其具有气垫面，该异常磁致电阻传感器包括衬底；以及半导体异质结构，形成在该衬底上且包括磁有效层，其中该磁有效层设 置在气垫面的l-50nm内。
17. 根据权利要求16所述的异常磁致电阻传感器，其中该磁有效层是2 维电子气。
18. —种异常磁致电阻传感器，包括 衬底；以及半导体异质结构，形成在该衬底上且包括磁有效层，其中该磁有效层设 置在气垫面处。
19. 根据权利要求18所述的异常磁致电阻传感器，其中该磁有效层是2 维电子气。
20. 根据权利要求16所述的异常磁致电阻传感器，其中该半导体异质结 构包括第一、第二和第三半导体层，每个具有带隙，且其中该第二半导体层夹在该第一和第三半导体层之间； 该第二半导体层的带隙小于该第一和第三半导体层的带隙；以及 该第三半导体层与所述气垫面相邻地定位且具有l-10nm厚度。
21. 根据权利要求18所述的异常磁致电阻传感器，其中该半导体异质结 构包括第一和第二半导体层，每个具有带隙，该第二半导体层与所述气垫面 相邻地定位且具有比该第 一半导体层的带隙小的带隙。
22. —种异常磁致电阻传感器，其具有气垫面，该异常磁致电阻传感器 包括半导体异质结构，包括磁有效层，其中该磁有效层设置所述气垫面的 l-10nm内；以及多条导电引线，接触该磁有效层。
23. 根据权利要求22所述的异常磁致电阻传感器，其中该磁有效层是2 维电子气。
24. —种异常磁致电阻传感器，包括半导体异质结构，包括磁有效层，其中该磁有效层设置在气垫面处；以及多条导电引线，接触该磁有效层。
25. 根据权利要求24所述的异常磁致电阻传感器，其中该磁有效层是2 维电子气。
26. 根据权利要求14所述的方法，还包括，在形成该半导体异质结构之 前，沉积可选择性蚀刻的緩冲层在该衬底上；以及在沉积该电绝缘材料之后，进行蚀刻工艺以去除至少一部分该緩沖层从 而使该异常磁致电阻传感器从该村底浮脱。
27. —种异常磁致电阻传感器，其具有表面，该异常磁致电阻传感器包括衬底；以及半导体异质结构，形成在该衬底上且包括磁有效层，其中该磁有效层设 置在该表面的l-10腿内。
28. 根据权利要求27所述的异常磁致电阻传感器，其中该传感器被包括 到扫描^f兹强计中。
29. 根据权利要求1所述的异常磁致电阻传感器，还包括与该半导体异 质结构电连接的导电分路结构。
30. 根据权利要求16所述的异常磁致电阻传感器，其中该磁有效层设置 在所述气垫面的l-10nm内。
31. 根据权利要求16所述的异常磁致电阻传感器，其中该磁有效层设置 在所述气垫面的l-30nm内。
全文摘要
本发明提供一种异常磁致电阻器件。一种具有减小的尺寸和提高的分辨率的异常磁致电阻传感器包括接触磁有效层的多条导电引线且还包括导电分路结构。传感器的该导电引线和分路结构可以以公共光刻掩模化和蚀刻工艺形成从而它们彼此自对准。这避免了需要对准多个光刻处理步骤，由此允许大大提高的分辨率和减小的引线间隔。该异常磁致电阻传感器能形成有磁有效层，该磁有效层能接近或处于气垫面处以获得与数据记录系统的相邻磁介质的改善的磁间隔。
文档编号H01L43/12GK101304071SQ20081009595
公开日2008年11月12日 申请日期2008年4月30日 优先权日2007年5月11日
发明者乔丹·A·凯坦, 小托马斯·D·布恩, 尼尔·史密斯, 布鲁斯·A·格尼, 欧内斯托·E·马林罗, 莉斯尔·福克斯 申请人:日立环球储存科技荷兰有限公司