专利名称：用于构图电流垂直平面磁致电阻器件的双研磨工艺的制作方法
技术领域：
本发明涉及磁致电阻传感器，更特别地，涉及电流垂直平面(CPP)磁致电阻传感器的制造。
背景技术：
计算机的核心是称为磁盘驱动器的组件。磁盘驱动器包括旋转磁盘、被与旋转磁盘的表面相邻的悬臂悬吊的写和读头、以及转动悬臂从而将读和写头置于旋转盘上选定环形道(track)之上的致动器。读和写头直接位于具有气垫面(ABS)的滑块上。当盘不旋转时，悬臂偏置滑块接触盘的表面，但是当盘旋转时，空气被旋转的盘旋动。当滑块骑在气垫上时，写和读头被用来写磁印到旋转盘且从旋转盘读取磁印。读和写头连接到根据计算机程序运行的处理电路从而实现写和读功能。
写头包括嵌入在第一、第二和第三绝缘层(绝缘堆叠)中的线圈层，绝缘堆叠夹在第一和第二极片层之间。在写头的气垫面(ABS)处间隙通过间隙层形成在第一和第二极片层之间，极片层在背间隙处连接。传导到线圈层的电流在极片中感应磁通，其使得磁场在ABS处在写间隙弥散出来以用于在移动介质上的道中写上述磁印，例如在上述旋转盘上的环形道中。
近来的读头设计中，自旋阀传感器，也称为巨磁致电阻(GMR)传感器，已被用来检测来自旋转磁盘的磁场。该传感器包括下文称为间隔层的非磁导电层，其夹在下文称为被钉扎层和自由层的第一和第二铁磁层之间。第一和第二引线(lead)连接到该自旋阀传感器以传导电流通过该传感器。被钉扎层的磁化被钉扎为垂直于气垫面(ABS)，自由层的磁矩位于平行于ABS，但是可以响应于外磁场自由旋转。被钉扎层的磁化通常通过与反铁磁层交换耦合来被钉扎。
间隔层的厚度被选择为小于通过传感器的传导电子的平均自由程。采用此布置，部分传导电子通过间隔层与被钉扎层和自由层的每个的界面被散射。当被钉扎层和自由层的磁化彼此平行时，散射最小，当被钉扎层和自由层的磁化反平行时，散射最大。散射的变化与cosθ成比例地改变自旋阀传感器的电阻，其中θ是被钉扎层和自由层的磁化之间的角。在读模式中，自旋阀传感器的电阻与来自旋转盘的磁场的大小成比例地变化。当检测电流传导通过自旋阀传感器时，电阻变化导致电势变化，其被检测到且作为重放信号被处理。
当自旋阀传感器采用单被钉扎层时其被称为简单自旋阀。当自旋阀采用反平行(AP)被钉扎层时，其被称为AP被钉扎自旋阀。AP自旋阀包括被薄的非磁耦合层例如Ru分隔开的第一和第二磁层。间隔层的厚度被选择从而反平行耦合被钉扎层的铁磁层的磁化。自旋阀还根据钉扎层是在顶部(在自由层之后形成)还是在底部(在自由层之前)而称为顶型或底型自旋阀。
自旋阀传感器位于第一和第二非磁电绝缘读间隙层之间，第一和第二读间隙层位于铁磁的第一和第二屏蔽层之间。在合并式磁头中，单个铁磁层充当读头的第二屏蔽层且充当写头的第一极片层。在背负式头中第二屏蔽层和第一极片层是分开的层。
被钉扎层的磁化通常通过将铁磁层之一(AP1)与反铁磁材料例如PtMn的层交换耦合来被钉扎。虽然反铁磁(AFM)材料例如PtMn本身没有磁化，但是当与磁材料交换耦合时，它能够强烈地钉扎铁磁层的磁化。随着日益增长的对提高的数据速率和数据容量的需求，工程师和科学家一直处于开发更小的磁致电阻传感器的压力之下。传感器的各种尺寸一起等比例缩小，使得传感器的道宽减小，间隙厚度和条高(stripe height)相应地减小。
随着对日益增大的数据速率和数据密度的追求，研究人员已经将其努力集中于电流垂直平面(CPP)磁致电阻传感器例如CPP GMR传感器和隧道阀的开发上来。这样的传感器，尤其是隧道阀，具有这样的潜力，即提供大大提高的传感器性能例如增大的dR/R、减小的间隙厚度(即位长)，以及提供改善的从高矫顽力介质例如垂直记录系统中使用的介质读信号的能力。垂直记录系统被视为磁记录的希望，因为与传统纵向记录系统相比其具有记录小得多的数据位的能力。
CPP GMR传感器基于电子的自旋相关散射运行，类似于更传统的面内电流(CIP)传感器。然而，在CPP传感器中，电流沿垂直于传感器平面的方向从传感器的顶部流到传感器的底部。隧道阀，或隧道结传感器基于电子通过非常薄的、非磁、电绝缘的势垒层的自旋相关隧穿来工作。CPP GMR传感器和隧道阀的商业应用所面临的挑战是经过传感器的电流的分流。这对依赖势垒层的高电阻的隧道阀是尤其成问题的。
用来构造磁致电阻传感器的方法包括沉积传感器层(例如被钉扎层、间隔/势垒层、自由层)作为全膜层，然后在所述层上形成掩模结构。该掩模结构可以包括非光反应层例如DURAMIDE、以及形成在DURAMIDE上的光致抗蚀剂层。然后该光致抗蚀剂层被构图从而具有一宽度以定义传感器道宽和条高(背边缘)。如果存在非光反应中间层，则来自光反应层的图案必须利用诸如反应离子蚀刻的方法转移到此非光反应层。采用在原位的掩模，进行材料去除工艺从而去除未被掩模覆盖的传感器材料。通常进行两个单独的掩模化和研磨工艺，一个用来定义条高，另一个用来定义道宽。
作为研磨操作的副产物，研磨期间被去除的材料变为再沉积在传感器的侧和背面。此再沉积的材料在工业上被称为“再沉积物(redep)”。这样的再沉积物在CIP传感器中是不期望的，因为它增大了在传感器侧面的寄生电阻且降低了自由层偏置。然而，此再沉积物在CPP传感器例如CPP GMR或隧道阀中绝对是灾难性的，因为它允许检测电流通过再沉积物分流，完全绕过传感器的有源区。
用于去除再沉积物的工艺包括以尖锐的、掠射角进行离子研磨从而从传感器的侧面选择性地去除材料。然而，此大角离子研磨导致对传感器材料的损伤，例如引起中间层扩散，导致传感器性能的严重损失。
因此，需要一种制造磁致电阻传感器的方法，其完全防止电流在传感器的侧面分流。这样的方法和结构还将优选防止用来定义传感器的离子研磨操作导致的对传感器层的侧面的损伤。
发明内容
本发明提供一种没有与再沉积物相关的电流分流且具有无损伤传感器层的CPP磁致电阻传感器。该传感器通过一种方法制造，该方法最小化必须从自由层和势垒/间隔层去除的再沉积物的量且因此在其它研磨工艺期间保护自由层和势垒/间隔层。
沉积多个传感器层，包括可以是被钉扎层结构的第一磁层、形成在该第一磁层上的非磁势垒层或间隔层、以及可以是形成在非磁势垒层/间隔层上的自由层的第二磁层。进行第一离子研磨至非磁势垒/间隔层内或恰好在其下的水平。然后可以进行第二清洁离子研磨从而去除由于该第一离子研磨而沉积的少量再沉积物。该第二离子研磨可以相对于所述传感器层以掠射角进行。然后沉积绝缘材料层从而保护第二磁层(自由层)和势垒/间隔层的侧面。采用沉积的绝缘层，进行第三离子研磨，通过去除被钉扎层和全部或部分下面的AFM层(如果这样的AFM层存在的话)来定义传感器的其余部分。
可以以掠射角进行第四离子研磨从而去除第三离子研磨导致的任何再沉积材料，且然后可以沉积另一绝缘层。所得传感器具有在第一离子研磨终止的位置(即恰好在势垒/间隔层之下)形成有台阶或凹口的侧面。第一和第二绝缘层两者都覆盖所述台阶上传感器的侧面，而仅第二绝缘层覆盖所述凹口下面的侧面。
通过要求在沉积第一绝缘层之前从自由层和势垒/间隔层的侧面去除仅小量的再沉积物，本发明有利地消除了与再沉积物相关的跨势垒/间隔层的分流。这样，第一绝缘层在进行来完全定义传感器和去除其它再沉积物的其它离子研磨期间保护自由层和势垒层的侧面。因此，绝缘层例如通过防止再传感器侧面的层间扩散而防止了对自由层和势垒/间隔层的损伤。该绝缘层还防止了任何其它再沉积物接触自由层和势垒层的侧面。
通过参照附图阅读下面优选实施例的详细说明，本发明的这些和其它特征和优点将变得明显，附图中相似的附图标记始终表示相似的元件。
为了更全面地理解本发明的本质和优点以及优选使用模式，请结合附图参考下面的详细描述，附图未按比例绘制。
图1是其中可实现本发明的盘驱动系统的示意图；图2是滑块的ABS视图，示出其上磁头的位置；图3是沿图2的环3截取且逆时针旋转90度的放大ABS视图；图4是本发明的供选实施例的与图3类似的视图；以及图5-12是制造的各中间阶段磁致电阻传感器的ABS视图，示出根据本发明一实施例制造传感器的方法。
具体实施例方式
下面的描述是关于当前构思用于实施本发明的优选实施例。进行此描述以说明本发明的基本原理，而不是意在限制这里主张的发明概念。
参照图1，示出实现本发明的盘驱动器100。如图1所示，至少一个旋转磁盘112被支承在心轴114上且被盘驱动马达118所旋转。每个盘上的磁记录是磁盘112上同心数据道(未示出)的环形图案形式。
至少一个滑块113位于磁盘112附近，每个滑块113支承一个或更多磁头组件121。当磁盘旋转时，滑块113在盘表面122上径向进出移动，使得磁头组件121可存取磁盘的写有所需数据的不同道。每个滑块113借助于悬臂115附着到致动器臂119。悬臂115提供轻微的弹力，其将滑块113偏向盘表面122。每个致动器臂119附着到致动器装置127。致动器装置127如图1所示可以是音圈马达(VCM)。VCM包括在固定磁场内可动的线圈，线圈移动的方向和速度通过控制器129提供的马达电流信号来控制。
在盘存储系统的运行期间，磁盘112的旋转产生滑块113与盘表面122之间的气垫，其对滑块施加向上的力或举力。因此在正常运行期间气垫平衡悬臂115的轻微弹力且支承滑块113离开盘表面并稍微在盘表面之上相距一小的基本恒定的间隔。
盘存储系统的各种组元在运行时由控制单元129产生的控制信号来控制，例如存取控制信号和内部时钟信号。通常，控制单元129包括逻辑控制电路、存储装置和微处理器。控制单元129产生控制信号从而控制各种系统操作，例如线123上的驱动马达控制信号和线128上的头定位和寻道控制信号。线128上的控制信号提供所需电流曲线来优化地移动和定位滑块113至盘112上的所需数据道。写和读信号借助于记录通道125传送到写和读头121且从其传出。
参照图2，可以更详细地观察滑块113中磁头121的取向。图2是滑块113的ABS视图，如所见的那样，包括感应写头和读传感器的磁头位于滑块的尾边缘。上面的一般磁盘存储系统和图1的附图的说明仅用于示例。显然地，盘存储系统可含有多个盘和致动器，且每个致动器可支承多个滑块。
现在参照图3，CPP磁致电阻传感器300包括传感器堆叠302。传感器300将根据隧道阀来描述，但是也可以在现已开发或将来将开发的CPP GMR或任何其它CPP传感器中实现。本发明甚至可以在面内电流(CIP)传感器中实现。传感器堆叠302夹在第一和第二导电磁屏蔽件304、305之间，第一和第二磁屏蔽件304和305用作电引线和磁屏蔽件。屏蔽件304、305可以由例如NiFe构成。
传感器堆叠302包括磁自由层306和被钉扎层结构308。自由层和被钉扎层306、308通过薄的非磁电绝缘势垒层310彼此分隔开。势垒层可以由例如氧化铝构成。当然，如上所述，本发明可以在CPP GMR传感器中实现，该情况下层310将是导电非磁间隔层，例如Cu。籽层312可以设置在传感器的底部从而促进其上沉积的传感器层中所需的晶粒生长。另外，帽层314例如Ta可以设置在传感器堆叠302顶部从而保护传感器在制造期间免于诸如侵蚀的损伤。
继续参照图3，被钉扎层结构可以是数种被钉扎层设计，优选是反平行耦合AFM被钉扎设计。因此，被钉扎层结构308可包括第一磁层AP1326、第二磁层AP2328和夹在AP1和AP2层326、328之间的AP耦合层330例如Ru。AP1层326与反铁磁材料层(AFM层)336交换耦合，其将AP1层326的磁矩332强烈钉扎在沿垂直于ABS的所需方向。AP1和AP2层326、328之间的反平行耦合将AP2层328的磁矩334钉扎在沿与AP1层326的磁矩332反平行的方向上。AP1和AP2层326、328可以由数种磁材料构成且优选由诸如CoFe的材料构成。
如从图3可见，传感器堆叠302被描述为部分研磨设计，其中传感器堆叠的侧面向下延伸到AFM层336中的水平。然而，传感器300还可以是完全研磨设计，其中传感器堆叠300的侧面向下延伸完全穿过AFM层336。将通过阅读下面描述的构造传感器300的方法而更好地理解全研磨和部分研磨设计的构造。
仍参照图3，第一和第二硬偏置层316、318设置在传感器堆叠302的侧面。硬偏置层通过绝缘层319与传感器堆叠分隔开。绝缘层319覆盖传感器堆叠302的侧面，且还延伸到屏蔽件304、305的至少一个之上，从而防止检测电流通过硬偏置层分流。硬偏置层可以由例如CoPt或CoPtCr构成，绝缘层319可以由例如氧化铝构成。
硬偏置层316、318提供偏置场，其与自由层静磁耦合从而将自由层的磁矩320偏置在平行于ABS的所需方向，同时使它响应于来自磁介质的磁场自由转动。自由层可以由数种磁材料构成，优选由Co、CoFe、NiFe或这些材料的组合构成。
再参照图3，可以看出传感器堆叠302具有第一和第二侧面337、338，其每个形成有台阶或切口340。台阶340定义台阶上传感器的较窄部分与台阶下较宽部分之间的分界。台阶或切口340是新颖制造工艺的结果，其防止了在势垒层310的侧边缘处再沉积物的形成(及导致的电短路)且还防止该再沉积物的去除期间对势垒层310和自由层306的损伤。此台阶或切口340优选位于势垒层310内或恰好在其下的水平。换言之，台阶340优选位于在被钉扎层结构308内的水平，且优选在其顶部附近，或势垒层310内。此台阶340的目的及其接近于势垒层310的有利位置将在阅读根据本发明实施例构造传感器300的方法时变得显然。
本发明的另一特征在于在传感器堆叠302的侧面337、338处的绝缘层319在台阶340之上比在台阶340之下更厚。事实上，绝缘层319在台阶340之上的部分实际上含有两个绝缘材料层319a、319b，其间有界面342，如图3的虚线所示。绝缘层319a、319b可以由例如氧化铝(Al2O3)或某些其它非磁电绝缘材料构成。绝缘层319a、319b可以通过保形沉积方法沉积，如将在下面更详细描述的那样。两个绝缘层319a、319b之间的界面342与台阶340的外边缘基本对准。由于层319a、319b可以由相同材料(即氧化铝)构成，所以它们之间的界面342可以物理上不显然。然而，还可以用不同材料构成绝缘层319a、319b，例如一层使用氧化铝，另一层使用SiO2。
现在参照图4，本发明可以以具有堆叠内偏置结构402的传感器400实现，而不是参考图3描述的横向设置的硬偏置层316、318。堆叠内偏置结构402可以是许多不同可行结构中的一种，优选包括通过耦合层406与自由层306分隔开的偏置层404。偏置层404可以与反铁磁材料层AFM层408交换耦合。偏置层404可以由高磁矩材料例如CoFe或某些其它合适材料构成。耦合层可以由非磁、导电材料例如Ru构成，且可以构成有一厚度使得偏置层404的磁矩410与自由层306的磁矩320静磁耦合。
AFM层408可以是例如PtMn或IrMn且可以是与用来钉扎被钉扎层的AFM层336相同或不同的材料。制造与AFM层336不同材料的AFM层408将便于沿直交方向设置不同的AFM层，因为两材料之间阻挡温度(blockingtemperature)的差异可以用来设置一AFM层而不影响另一AFM层。
如果堆叠内偏置结构402用来偏置自由层406，则第一和第二侧面磁屏蔽件412、414可以设置在传感器堆叠的两侧。这些屏蔽件412、414可以是例如NiFe或某些其它磁材料。供选地，电绝缘材料例如氧化铝可以设置在传感器堆叠的两侧从而提供额外保护以防止引线/屏蔽件304、305之间的检测电流分流。
现在参照图5-12，描述根据本发明一实施例构造传感器的方法。特别参照图5，多个传感器层502沉积到下面的层例如导电引线层504上。应理解，在例如碳化钛晶片的晶片上以各种晶片加工设备例如溅射沉积室、离子研磨设备和反应离子蚀刻设备形成和处理这些不同的层。
传感器层502可包括反铁磁材料层(AFM层)506和被钉扎层结构508，被钉扎层结构508包括通过AP耦合层514分隔开的AP1和AP2层510、512。传感器层还包括自由层516，通过隧道势垒层518例如氧化铝与被钉扎层结构508分隔开。如果传感器是电流垂直平面CPP传感器，则层518是导电非磁材料例如Cu。传感器层502还可包括帽层520例如Ta，形成为顶层从而防止制造期间对传感器层的损伤。AFM层506可以是例如PtMn、IrMn或某些其它反铁磁材料。AP1和AP2层可以由数种磁材料构成，优选地由CoFe构成。耦合层514优选由Ru构成。自由层可以由数种磁材料构成，优选由Co、CoFe、NiFe或这些材料的组合构成。如上所述，势垒层518可以由氧化铝构成。
继续参照图5，第一CMP停止层522可以沉积在传感器层502上。第一CMP停止层522可以是例如类金刚石碳(DLC)，在后面的化学机械抛光工艺期间保护传感器层502。图像转移掩模层524例如DURAMIDE可以沉积在CMP停止层522和传感器层502之上。光敏掩模526例如光致抗蚀剂掩模形成在图像转移掩模层524、CMP停止层522和传感器层502之上。光掩模526被光刻构图从而定义传感器的道宽。应指出，虽然此处所述的的工艺按照定义传感器的道宽来描述，但是将进行类似的、单独的工艺来定义传感器的条高(从ABS到传感器的背边缘的距离)。
现在参照图6，进行反应离子蚀刻(RIE)602从而转移光掩模526的图像到下面的图像转移层524和CMP停止层522上。通过去除图像转移层524和CMP停止层522的未被光掩模层526保护的部分，光掩模526的图像转移到这些下面的层524、522上。
然后，参照图7A、进行第一离子研磨702。第一离子研磨相对于层502-526以倾斜或几乎倾斜的角704进行。更特别地，第一离子研磨相对于所沉积的层502-526的表面定义的平面优选以70°至90°角进行。优选恰好充分地进行第一离子研磨从而去除传感器材料502的未被掩模524、526覆盖的部分，向下到势垒层518(或者在CPP GMR传感器的情况下为间隔层)内或恰好在其下的水平。换言之，进行第一离子研磨702直到恰好暴露势垒层518，或者向下到被钉扎层结构508的顶部附近的水平。优选地，诸如光学发射或二次离子质量谱的端点方案(scheme)将用来精确控制此研磨工艺。
如参照图7A可见的那样，第一离子研磨702导致少量再沉积材料(再沉积物)706形成在传感器层502的去除部分的侧壁上。然而，由于仅帽层520、自由层516和势垒层518被研磨，再沉积物的量与研磨整个传感器产生的量相比非常少。现在参照图7B，可以进行第二离子研磨708以从势垒层518、自由层516和帽层520的侧面去除所述少量的再沉积物。可以相对于传感器层定义的平面优选以0-40°的掠射角710进行此第二离子研磨708。因为第一离子研磨产生的再沉积物的量如此之小，使得它可以通过快速离子研磨被容易地去除，而对势垒层518、自由层516的侧面有可忽略的损伤。为了减小对传感器的损伤，可以优选以下至～100V的较低束电压进行第二离子研磨。当晶片保持在旋转夹盘(chuck)上时进行第一和第二离子研磨以确保均匀的离子研磨效果。
现在参照图8，沉积绝缘层802。绝缘层802可由非磁电绝缘材料例如氧化铝(Al2O3)构成。绝缘层802可优选通过保形沉积工艺例如化学气相沉积(CVD)或原子层沉积(ALD)来沉积，或者通过诸如物理气相沉积(PVD)或离子束沉积(IBD)的工艺来沉积。
然后，参照图9A，进行第三离子研磨902来完成传感器道宽的确定。第三离子研磨902按与第一离子研磨702类似的方式相对于传感器层以倾斜或几乎倾斜的角度进行。因此，相对于传感器层的表面优选以60°-90°的角904来进行第三离子研磨902。第三离子研磨902去除绝缘层802的水平沉积的部分，留下垂直沉积的部分保持在传感器层的侧面。可以看出，第三离子研磨902还导致一定量的再沉积物906。然而，再沉积物906不接触势垒层518和自由层516的侧面，因为它们被绝缘层802所保护。
参照图9B，可进行第四离子研磨908来从传感器的侧面去除再沉积物906。第四离子研磨908类似于第二离子研磨708，可以相对于传感器层以0-40°角910进行。第四离子研磨908从传感器的侧面去除再沉积物906。然而，第四离子研磨908完全不影响势垒层518或自由层416的边缘，因为这些层被绝缘层802所保护。而现有的离子研磨再沉积物去除工艺将导致对传感器层的损伤，例如通过势垒层与相邻的自由层和被钉扎层之间的层间扩散，本发明通过用绝缘层802保护这些层而避免了这样的损伤。该绝缘层通过防止再沉积物积累在势垒层518的侧面还防止了跨势垒层的分流。
现在参照图10，全膜沉积第二绝缘层1002。第二绝缘层1002可以是与第一绝缘层802相同的材料，或者可以是完全不同的材料。例如，第二绝缘层可以由非磁、电绝缘材料例如氧化铝或SiO2构成，可以通过诸如化学气相沉积、原子层沉积或物理气相沉积的沉积工艺来沉积。
然后，参照图11，可以全膜沉积硬磁材料层1102。硬磁材料层1102可以是例如CoPt或CoPtCr，且设置硬偏置层316、318用于偏置自由层306(图3)的磁矩。硬偏置层还可包括籽层和帽层。然后可全膜沉积耐化学机械抛光的材料层(第二CMP停止层)1104。第二CMP停止层1104可以由例如类金刚石碳(DLC)构成。
应指出，尽管按照构造具有横向设置在传感器侧面的硬偏置层的CPP传感器来描述构造磁致电阻传感器的工艺，但是该工艺还可用来构造具有堆叠内偏置结构的传感器，该情况下硬磁材料1102可以用电绝缘材料例如氧化铝代替或者可以用侧面磁屏蔽材料例如NiFe代替。
可进行化学机械抛光CMP来去除在第一和第二CMP停止层522、1104之上延伸的材料。因此，CMP去除掩模层526、524(图11)和层1102、1104延伸在掩模层526、524之上的部分，得到图12所示的结构。然后用诸如反应离子蚀刻的技术去除CMP停止层1102、1104。之后，可以沉积第二屏蔽材料，得到图3所示的结构。
应指出，虽然上面的工艺说明描述了定义传感器道宽的方法，但是接着进行类似工艺来定义传感器的条高。用来定义传感器的条高的工艺包括构造掩模，研磨从而恰好经过势垒层，从自由层和势垒层的背边缘去除少量再沉积物，沉积第一绝缘层和进行另一离子研磨以定义传感器背边缘(条高)的其余部分。
应指出，虽然按照构造CPP传感器例如隧道阀或CPP GMR来描述本发明，但是本发明还可以在面内电流GMR传感器中实现，用于条高确定工艺。另外，虽然已经按照具有在被钉扎层结构之上(之后)形成的自由层的传感器描述了本发明，但是被钉扎层可以在顶部。
虽然上面已经描述了各种实施例，但是应理解，仅以示例方式给出这些实施例，而不是用于限制。落入本发明范围之内的其它实施例对本领域技术人员也变得显然。因此，本发明的广度和范围不应局限于任何上述示例性实施例，而应仅由所附权利要求及其等价物定义。
权利要求
1.一种磁致电阻传感器，包括传感器堆叠，具有被钉扎层结构、自由层、以及夹在该被钉扎层和自由层之间的非磁层，该传感器堆叠具有配置有台阶的侧边缘；以及绝缘层，形成在该传感器的所述侧边缘。
2.如权利要求1所述的磁致电阻传感器，其中形成在所述侧边缘中的所述台阶定义该台阶下面的较宽部分与该台阶上面的较窄部分之间的分界。
3.如权利要求1所述的磁致电阻传感器，其中该台阶定义该台阶之下的较宽部分与该台阶之上的较窄部分之间的分界，且其中形成在该传感器的所述侧边缘的该绝缘层在该较窄部分处比在该较宽部分处更厚。
4.如权利要求1所述的磁致电阻传感器，其中形成在所述侧边缘的该台阶定义该台阶之下较宽部分与该台阶之上较窄部分之间的分界，其中在该较窄部分处的该绝缘层包括两个绝缘材料层且在该较宽部分处的该绝缘层包括单个绝缘层。
5.如权利要求4所述的磁致电阻传感器，其中在该较窄部分处的所述两个绝缘层包括两个相同材料层。
6.如权利要求4所述的磁致电阻传感器，其中在该较窄部分处的所述两个绝缘层包括两个不同绝缘材料层。
7.如权利要求4所述的磁致电阻传感器，其中在该较窄部分处的两个绝缘层包括两个氧化铝层。
8.如权利要求4所述的磁致电阻传感器，其中在该较窄部分处的两个绝缘层包括一层氧化铝和一层SiO2。
9.如权利要求4所述的磁致电阻传感器，其中该传感器堆叠的所述非磁层设置在该传感器堆叠的所述较窄部分内。
10.如权利要求1所述的磁致电阻传感器，其中该非磁层是电绝缘势垒层。
11.如权利要求1所述的磁致电阻传感器，其中该非磁层是导电间隔层。
12.如权利要求1所述的磁致电阻传感器，其中该自由层形成在该被钉扎层之上，且其中该台阶形成在该自由层之下且在该非磁层内。
13.如权利要求1所述的磁致电阻传感器，其中该自由层形成在该被钉扎层之上且其中该台阶在该自由层和该势垒层之下，且在该被钉扎层内。
14.如权利要求1所述的磁致电阻传感器，还包括形成在该被钉扎层之下的反铁磁材料层(AFM层)，且其中该自由层形成在该被钉扎层之上；该台阶形成在该自由层的底部与该被钉扎层结构的底部之间。
15.如权利要求1所述的磁致电阻传感器，其中该传感器堆叠夹在第一和第二导电引线之间且该传感器是电流垂直平面(CPP)传感器。
16.一种制造磁致电阻传感器的方法，包括沉积多个传感器层，该传感器层包括第一磁层、沉积在该第一磁层上的非磁层和沉积在该非磁层上的第二磁层；在该传感器层之上形成掩模结构；进行第一离子研磨从而去除该传感器材料的未被该掩模结构覆盖的选定部分且当该第一离子研磨已经经过该第二磁层但是在该第一磁层全部被去除之前终止该第一离子研磨；沉积绝缘层；以及进行第二离子研磨从而去除该第一磁层的未被该掩模结构覆盖的其余部分。
17.如权利要求16所述的方法，其中该第一磁层用于提供被钉扎层且该第二磁层用于提供自由层。
18.如权利要求16所述的方法，其中该非磁层是电绝缘势垒层。
19.如权利要求16所述的方法，其中该非磁层是导电间隔层。
20.一种制造磁致电阻传感器的方法，包括沉积多个传感器层，该传感器层包括第一磁层、形成在该第一磁层上的非磁层、以及形成在该非磁层上的第二磁层；在该多个传感器层上形成掩模结构；进行第一离子研磨从而去除传感器材料向下至该第二磁层的底部与该第一磁层的底部之间的水平；相对于该传感器层以锐角进行第二离子研磨从而去除累积在该非磁层和该第二磁层上的任何再沉积材料；以及沉积电绝缘材料层；且进行第三离子研磨从而去除传感器层材料向下至该第一磁层之下的水平。
21.如权利要求20所述的方法，其中当已经到达该非磁层时终止该第一离子研磨。
22.如权利要求20所述的方法，其中当该非磁层和该第二磁层的暴露部分(未被该掩模结构覆盖的部分)已经被去除时终止该第一离子研磨。
23.如权利要求20所述的方法，其中相对于该传感器层以0-40°角进行该第二离子研磨。
24.如权利要求20所述的方法，还包括，在进行该第三离子研磨之后，以锐角进行第四离子研磨从而去除由于该第三离子研磨而累积在该传感器层上的再沉积材料。
25.如权利要求20所述的方法，还包括在进行该第三离子研磨之后，以锐角进行第四离子研磨从而去除由于该第三离子研磨而累积在该传感器层上的再沉积材料；以及沉积第二层电绝缘材料。
26.如权利要求20所述的方法，其中相对于该传感器层以70°-90°角进行该第一和第三离子研磨，且相对于该传感器层以0-40°角进行该第二离子研磨。
27.如权利要求25所述的方法，其中相对于该传感器层以70°-90°角进行该第一和第三离子研磨，且相对于该传感器层以0-40°角在100～300伏特的束电压进行该第二和第四离子研磨。
28.一种磁致电阻传感器，包括自由层结构；以及被钉扎层结构；其中，该传感器堆叠具有较宽部分、较窄部分和定义该较宽部分与该较窄部分之间的交界的切口，该自由层结构设置在该较窄部分内且该被钉扎层结构的至少一部分设置在该较宽部分内。
29.如权利要求28所述的传感器，其中该传感器包括第一和第二横向相对的侧壁，所述宽度由该横向相对的侧壁之间的距离定义。
30.如权利要求28所述的传感器，还包括形成在该传感器的该第一和第二侧面的一个或更多电绝缘材料层，该电绝缘材料在该较窄部分处比在该较宽部分处更厚。
全文摘要
本发明涉及一种电流垂直平面(CPP)传感器及其制造方法，其防止了由于再沉积材料导致的在势垒/间隔层侧面的电流分流。进行第一离子研磨从而至少去除自由层。可以进行快速掠射离子研磨从而去除累积在自由层和势垒/间隔层侧面的少量再沉积物。然后沉积绝缘层从而在随后的制造期间保护自由层/势垒层的侧面，所述随后的制造可包括定义该传感器的其余部分的其它离子研磨以及去除该其它离子研磨形成的再沉积物的另一掠射离子研磨。这导致传感器在传感器的侧面没有电流分流且没有对传感器层的损伤。
文档编号H01L43/12GK1945870SQ20061013173
公开日2007年4月11日 申请日期2006年9月29日 优先权日2005年10月6日
发明者洪英, 威普尔·P·贾亚塞卡拉 申请人:日立环球储存科技荷兰有限公司