电子器件的封装和形成的方法

专利名称：电子器件的封装和形成的方法
电子器件的封装和形成的方法本申请要求了根据35U.S.C. § 119(e)的2007年2月25日提交的、申请号为 No.60/903，490的U.S.临时申请的优先权的权益，该申请的全部内 此被合为 一体作为参考。本发明总的涉及微型组装技术，尤其是，涉及电子器件的封装和它们的形 成方法。例如，本发明提供例如在电子工业中用于容纳一个或多个诸如光电子 的、IC或MEMS器件的电子器件的密封封装的申请。己知的是，被密封的芯片级和晶片级封装包括电子器件，例如，集成电路 (ICs)、光电子器件和微电子机械系统(MEMS)。这样的封装通常包括密闭的 容积，其被完全密封，并形成在底部衬底和盖罩之间，在密闭的容积中布置有 电子器件。这些封装收容和{**^皮密封的元件，使其与存在于封装外侧的大气 中的污染物和水蒸汽隔离。污染物和水蒸汽的存在可以增加诸多问题，例如金 属部分的腐蚀和光电子器件、光学MEMS和其它光学部件的光损耗。此外，这 些封^W时可以在真空中或在可控制的环境中被密封，从而^^件得以正确操 作或达到预期的寿命。为了Jli共密闭在封装中的电子器件和外界的电连接，在封装内部和外部之 间的电引线是必需的。用于密封的封装的各种类型的电弓践已经被公开，例如， Sherrer等人的公开号为US20050111797A1的美国专利申请公开了在密封的光电 子封装中采用导电MJ 各。光电子器件被配置在衬底上，例如硅衬底，并舰附 接到衬底的盖罩而被密闭在密封的容积中。导电通路延伸穿过衬底，从而提供 了与元件的电连接。在战公开的申请的示例的ffl^各形成过程中，鹏从一侧被蚀刻贯穿衬底的齡厚度，而到达氮化鹏，mie各被金属化，氮化物被图形化，并被除去，mm皮连接到顶面，从而产生密封的电通路。可得到的鹏的最小尺寸通常IM^各嫩U过程的纵横比和衬底的厚度限制。理想的是具有在电子器件封装中形成密集装配的金属化的aS各的能力。这 样，将有可能提供具有减小的几何形状的封装。这样将提供一个附带的好处，即增加了形成在晶片级过程中的晶片上的封装的数量，从而降低制造花费。最 好的是，鹏尺寸的减小有助于减小与鹏结构有关的寄生电感和域电容，从 而，提高微波频率下的鹏性能。公开号为WO2006/097842A1的国际申请公开了用于制造收容例如光电子 或MEMS元件的半导体元件的相对薄的封装的技术，其可以在晶片级上实施。 该文件在一个实施例中公开了固定在^^成在同一晶片上的微型元件，其中， 樹共弓践的金属化，并且其包括后侧晶片变薄技术。在操作中采用了礅氧化物/ 硅晶片。形成的微型鹏贯穿晶片的元件侧面的硅而SA氧化物蚀刻终lhM。 微型元件被固定至微型3K各之间的元件的侦腼的区域，半导体或玻璃盖罩被焊 接到第一晶片，从而微型元件被收容在由两个晶片限定的区间内。焊接晶片之 后，在第一层的后表面的硅层执行一个变薄的操作。上述的元件和方法具有各种缺点。对于包含通路的晶片和精确的微电子电 路，诸如传输线、薄膜式*躯焊料或电容器，在有WO'842的晶片的元件的侧 面上，需要精确的平版印刷和图形化。精确的平版印刷需要平坦的或近似平坦 的表面，从而使稀薄的光致抗蚀剂能被涂敷和彻底地暴露和图形化。如果在同 一表面上的微电子电路形成之前31^各被嫩拼到达晶片的前表面，通路将干扰 晶片上的光致抗蚀齐啲彻底的旋涂。结果通常是覆盖不足以及图形化不一致。 各种方法已经!棘用，诸如喷凃光致抗蚀剂和电镀爐抗蚀剂。然而，由于在 前一个的例子中的不一致的抗蚀剂的厚度和在后一个例子中的相对较大的厚 度，这些方法并不具备必需的高精度图形化。这使得图形化的精度特性，例如 RF ^ij线和高产频的电阻器面临挑战或变为不可能。如果在同一表面顿微电子电路后从晶片的前表面或在晶片的前表面制造 鹏，微电子电路必须经魏于形j^l^各的压力。对于各向异性被t喊啲鹏， 典型的是，这意1 暴露20 ^H中到几个小时的时间鄉行侵蚀性的碱性嫩U， 其通常会侵蚀用于微电子电路中的材料，例如用在焊料中的锡、用在电阻器中 的Ni-Cr和TaN和通常用于形戯占附层的钛。此外，在产生微电子电路所必需 的大量步 后形 路，如果屈服损坏，将会付出很大的花费。因此，在本领域需要改进的电子器件封装和形成它们的方法，其旨辦决与 技术状M关的一个或多个问题。根据本发明的第一方面，掛共电子器件的封装。电子器件的封装包括具有第一表面和与第一表面相对的第二表面的衬底。第1面具有在其中变薄的区 域。位于局部变薄的区域中的导电通路延伸穿过衬底并到达第一表面。导电通路和局部变薄的区域中的每一个都包括倾斜的(tapered)侧壁，其中导电通路 的侧壁和局部变薄的区域的侧壁在同一方向上倾斜。电子器件被固定在衬底的 第一表面上。电子器件电连接到导M^各。根据本发明的第二方面的电子器件的封装包括具有第一表面和与第一表面 相对的第二表面的衬底。第二表面具有在其中局部变薄的区域。位于局部变薄 的区域中的导电通路延伸穿过衬底并到达第一表面。电子器件被固定在衬底的 第一表面上。电子器件电连接到导电,。柔性电路被至少部分地配置在局部 变薄的区域中，并电连接到导电通珞。根据本发明的另一个方面，^t共形成电子器件的封装的方法。该方 跑括 (a)提供具有第一表面和与第一表面相对的第二表面的衬底；(b)从第1面 开始使衬底的一部分变薄，从而形成位于第二表面的局部变薄的区域；(c)在 局部变薄的区域蚀刻通路，其延伸穿过衬底，其中以从局部变薄的表面到第一 表面的方向进行蚀刻；(d)金属^il路，其中导电M和局部变薄的区域中的 每一个都包括倾斜的侧壁，其中导电通路的侧壁和局部变薄的区域的侧壁在同 一方向上倾斜；和(e)将电子器件固定在衬底的第一表面上，其中电子器件电 连接到导电S^各。根据本发明的另一个方面，形成电子器件的封装的方^^括(a)掛共具 有第一表面和与第一表面相对的第1面的衬底；(b)从第1面开始使衬底 的一部分变薄，从而位于第二表面的局部变薄的区域；(c)在局部变薄的区域 形成ffl^各，其延伸穿过衬底，并到达第一表面；(d)金属^ ; (e)将电子 器件固定在衬底的第一表面上，其中电子器件电连接到导^1^;和(f) 至少部分地配置在局部变薄的区域中的并且电连接到导电通路的柔性电路。在电子器件的封装和形成方法中，衬底可以包括，例如，诸如单晶硅的半 导体，并取硅或绝缘体上的硅结构(SOI)的晶片或它的一部分的形式。电子器 件在电子器件的封装中被密封。 一个或多个导电M，典型的是许多导电 ， 形成在局部变薄的区域中。局部变薄的区域延伸到衬底的第一边缘，便于掛共 至少部分地配置在局部变薄的区域中和电连接到导电通路的柔性电路。 一盖罩 被提f共在第一表面上，从而形成了一密封容积，其密闭电子器^牛。在本发明的一示例的方面，晶片被局部变薄，并且鹏在衬底的同一侧形成在局部变薄的区域中。有禾啲是，电子器件的封装可以在晶片级JiiS行，晶片具有大量的模， 每一个模包含有电子器件的封装。本发明的其它特点和优点在本领域技术人员阅读了下面的描述、权利要求 和在此随附的附图后会变得显而易见。参照下面的附图描述本发明，其中，同样的参考iH己标同样的特征，其中

图1-14示出了根据本发明的第一方面的形成电子器件的封装的各个阶段的示例的电子器件的封装的^面视图；图15示出了根据本发明的示例的电子器件的封装的衬底的正面视图，和衬 底的部分自底向上的视图；图16-19示出了根据本发明的另一个方面的形成电子器件的封装的各个阶 段的示例的电子器件的封装的横截面视图；图20-23示出了根据本发明的另一个方面的形成电子器件的封装的各个阶 段的示例的电子器^牛的封装的横截面l见图；图24示出了根据本发明的另一个方面的示例的电子器件的衬底的正面视图。本发明提供了改进的形成电子器件的封装的方法和由此形成的电子器件的 封装。该包括一个衬底，其在它的一，面上具有局部变薄的区域和在该局部 变薄的区域内贯穿该衬底的导电31^各。电子器件电连接到该导电通路。电子器 件可以被配置在衬底的与局部变薄的区域和导电通路所在的表面相对的表面 上。可选择的是，电子器件可以被配置在#4虫的衬底上，其构成了密封包含通 路的衬底的盖罩。iM^电连接到电子器件。在lt[^f采用的，术语"一"表示一个或更多；"微结构"指的^M:微型品 制造或纳米级制造工艺形成的结构，典型的是在晶片级(wafer-level)上并不是 必要的；而"晶片级"指的是与构成了很多模的任一衬底产生的过程，例如， 如果复合模由同样的衬底或衬底的一部分构成，该衬底包括全部的晶片或它的 一部分。现在参照图1-14描述根据本发明的形成电子器件的封装的方法，图1-14 示出了根据本发明的示例的电子器件的封装在形成其的不同阶段的横截面视图。如图1所示，^i共一个衬底4。该衬底具有一第一 (元件或前)表面8和 —与第1面相对的第二 (后)表面io。衬底4可以由适合用于电子器件的封装的任意材料如半导体材料、金属、陶瓷和玻璃形成。典型的是，衬底材料包 括单晶半导#^才料，如单晶硅、绝缘体上硅结构或麟衬底。衬底可以具有一 使得形成一单一元件或，典型的是，如复合模的多个同样的元件的尺寸。典型 的是，衬底是具有复合模的晶片的形式。在示例的方法中，掛共了一<100>双面 抛光的硅晶片作为衬底。晶片的厚度合适地可以是约525土25微米厚，而电阻 系数典型地是大于1000 ,麟，用于高,用，然而，也可以采用更低的电 阻系数。在衬底的前和后表面或是其的一部分上可以^f共一个或多个硬掩，莫层，用 来作为硬掩模和可选择地用于衬底和如导体和配置在其上的电子器件的电结构 之间的电绝缘。典型的是，硬掩，IM是从例如低应力氮化硅、掺了杂质和不掺 杂质的二氧化硅中选择的绝缘层，其包括旋涂玻璃、氮氧化硅和二氧化钛。这 样的绝缘层可以M己知的技术例如强化的等离子体或低压化学蒸涂(PECVD 或LPCVD)、诸如喷凃或离子束淀积的物理蒸镀(PVD)、旋涂、阳极电镀或热 氧化来形成。绝缘体的厚度依赖于诸如特殊的材料和后续的操作条件。典型的 绝缘体的厚度从100纳米到250纳米(nm)。在示例的方法中，在衬底的第一和 第二表面在一厚度范围内提供了低应力LPCVD氮化硅层，例如，从200到 500nm，诸如从200至lj 250nm。配置在衬底的后表面10的第一硬掩模层12是图形化的，典型的是，， 标准的影印石版^^干法刻蚀技术来提供一暴露局部变薄的底部衬底材料的开 口。在衬底后表面10上掛共作为嫩鹏模13的图形化的繊抗蚀剂或其它适 合的光成像材料，暴顧每要被去除的第一硬掩模层的那些区域。可选的是，可 以执行晶糊咧步骤来确定结晶排列的准确的轴线，以便将被蚀亥啲形状可以 与需要精确的角度的晶轴线对准。 衬底的后表面的，魄模13被暴露的第 一硬掩t媒的12的区鹏采用干法刻蚀而被去除，从而暴露底鍋寸底材料。例 如，1:赅挤鹏取决于第一硬掩，媒12的材料。在示例的方法中，其采用氮化硅 层，用CF4的等离开法刻蚀或其它魏的含氟嫩跻嗵常具有例如50到500 毫托(mTorr)的压力。参照图3， M在第一硬掩模层12的开口进行各向异性t駭ij，直到在衬底 中的每一个开口都形成了一，形凹陷14，于是，衬底后表面IO的被暴露的区 敏薄。图3示出了第一硬掩t艱的被暴露的区域去除后的衬底4，織一硬掩 丰IM进行了蚀刻掩模的局部变薄和去除。各向异性t駭腿常M用例如KOH或 EDP的结晶蚀刻。典型的是，凹陷14从衬底的前表面8开始延伸50到250微 米的距离。衬底的離部分或部分15是变薄的，而不是^t^面。这样为随后 的操作和处理保留了机械刚度，从而有助于避免破损。就微光学的平台而言是 特别有利的，其中需要足够的厚度来粒衬底的前表面的被i:駭啲结构的精度， 从而支撑诸如球形透镜和其它光学组件的元件。这种被蚀刻的结构可以与变薄 的区域15 —样深或比变薄的区域15深，其通常!观于il^各是必需的。由局部变薄形成的典型的凹陷14具有一底表面，就方形的几何，而言， 其、鹏Hi从0.5到5就(mm)。局部变薄的区域可以贯穿模的一个或多个 侦蝰的长度。在制造中，这些区域可以在一个尺寸上贯穿复合模或晶片的旨 长度。凹陷的相对的尺寸可以根据需要的微型通路的数量和夕卜形上采用柔性电 路和/或焊球或衬垫的微型通路的互连需要的空间来确定。对于<100>硅，当进 行各向异性的湿法刻蚀时，锥形凹陷14的侦幢是{111}晶面表面。基于已知的 凹陷深度和侧壁角度，可以计算出掛共在第一硬掩^鶴12中的目标开口的大小。 可选择的是，可以Sil机械切削或切割、干法刻蚀^Ml湿法和干法刻蚀的组 合来执行局部变薄。局部变薄期间，临近开口的第一硬掩，媒12的区域可以变得下陷，其有助 于在开口的侧面^Z1氮化物支架(未示出)。在凹陷14的表面金属^t前，合适的是去PtM化物支架，从而防止或M^随后的金属化操作期间屏蔽的可能性。屏蔽可以导致支架的下面的凹陷表面的金属化不3^卖和/或不均匀。可以S31干法刻蚀的步骤除去氮化物架，例如采用具有一定压力的CF4足 以嫩嵐化物支架，典型的;^人50到1000毫托。因为在蚀刻过程中舰氟离 子和其它含氟品种可以化学地侵蚀氮化硅，并因为压力高得足以使分子在一个 短的距离上TO，因此，氮化物支架的两侧都被蚀刻，但是，在所有其它表面上氮化硅只有一，面被侵蚀，这是因为它们既在Hi被接合的衬底又具有以其它方式l鹏蔽了的表面，例如，M面向蚀刻反应器的板t私电极。因此，可 以除去氮化硅支架而无需完全除去衬底的剩余部分的氮化物。可以在其它阶段9执行支架的去除，例如在进一步的氮化硅涂敷之后，如果采用这样的涂敷的话， 但是，其应该在金属^t前进行，从而确保金属化的连续性。即使支架存在， 这个过程也可以省略，例如，在金属化过程中存在有效的翻寸，氮化物支架是 小的^用共形的导^K积。在局部变薄和可选择的支架去除过程之后，蚀刻掩模可以采用非常公知的 脱模技將t1化学反应被除去，例如，期每繊于t顿腌模的材料。参照图4，绝缘材料的第二石魏t媒16形成在衬底上，以便将局部变薄的 区域15的表面绝缘。用于第二硬掩模层的材料典型的是与第一硬掩1i层12相 同，但是也可以不同。适合的材料、技將瞎度是相应于第一硬掩模层如上所 述的。在示例的方法中，第二硬掩纟媒16是与第一氮化物层的厚度相似的低应 力氮化硅层。第二硬掩模层用于使将形成在衬底的周部变薄的区域中的通珞电 绝缘。现有的3TO形成方法，无论是用湿法刻蚀和/或干法刻TO行的，都使f寻衬 底的元件表面保持了极高的平面性，为抗蚀剂的涂敷和可选择的接触式光刻的 准确提供可能，从而在衬底的元件表面图形化随后的安装部件、导电线路和对准部件。此外，现有的方法允许在施加金属和焊料之frm行第二硬掩模的涂敷，允剤顿LPCVD涂层，例如具有确定的应力的共麟层的低应力氮化硅和氧 化物。参照图5， 一个或多个微型M^各18随后|^，衬底的局部变薄的区域15 中。Mil光亥卿制和嫩啦术可以形成这些微型aS各，其中錢二硬掩模层16 上的衬底后表面上, 抗蚀剂或其它适合的光成像材料(未示出)，其被暴 露并发展，从而形成在局部被蚀刻的区域中暴露第二硬掩模的将要形成ffi^各的 那些区域的t虫刻掩模。第二硬掩模的被暴露的区 过与第一硬掩模材料相关 的如上所述的蚀刻而被除去。因此，衬底的局部变薄的区域的下层区域被暴露 并随后被t駭,ilii位于衬底的前表面的第一硬掩，額12。衬底的嫩何以采 用M:第二硬掩模层16的开口的各向异性的,U。与示例的实施例中的局部变 薄的区域一样，当执份显法各向异性蚀刻并且衬底的材料使<100>硅时，微型通 路的侧壁包括{111}结晶表面。在底表面的典型的微型通路开口是从20到200 ，例如，就方形的几何微而言，、鹏一侧从40至1」200 。如上戶脱的关于局部变薄的区±或，微型通路的适合的掩模的开口的尺寸可以基于通路的已知深度和侧壁的角度来确定，从而获得预期的微型M^各尺寸。 在为了形成局部变薄区域和微型通路而从衬底的同一侧进行各向异性的结晶的蚀亥啲情况下，这^ii壁具有在相同的方向倾斜的特征。例如，为了在衬底的相对侧获得更大的印制精度特征的精确性，凹陷14和微型S^各的同一顶啲蚀刻是可取的。可选择的是，m干法刻蚀或通过湿法和干法刻蚀的组合来完成局 部的变薄。在这个阶段，以公知的材料和技术将用于形成微型通路的蚀刻掩模 从晶片去除。因而所得到的结构如图5所示。例如，通遗显法刻蚀、例如氢氟酸(HF)、含有缓冲剂的HF、或磷酸、和/或干法刻蚀，可以将一定厚度的硬掩 模层从衬底的后表面除去。这样在随后的步骤中获得更大的尺寸控制。对示例 的元件结构来说，所示的相应于第二硬掩模层16的厚度从元件中被除去。如图6戶g，凹陷14和微型S^各18的表面|^三5 模层20 ■，并且， 厚度与所^h述的相应于第一和第二硬掩模层的厚度一样。第三硬掩，莫层在成 品的元件封装中麟电绝缘。在示例的方法中，第三硬掩t鶴20是低应力氮化 硅层，其具有第一和第二掩模层相似的厚度。随后微型通路18从衬底后表面Mife属化，从而形成如图7所示的导体22。 金属化结构可以被图形化，例如，用荫罩、共性的剥离抗蚀剂、电淀积抗蚀剂、 t^凃抗蚀剂或叠层制模抗蚀剂。金属化的结构覆盖了硬掩模的暴露在微型il^各 底部的那些部分，并沿微型淑各的侧壁到衬底前表面8 ^f共了导电性。选择的 金属具有足够的机械强度，从而在硬掩模材料全部或部分从衬底的前表面除去 后可以自立。金属化的结构是，实现了穿过微型通路的孔的导电和密封。金属 可以是，例如，Cr/Ni/Au， TiW/Au或Ti/Pl/Au。例如，20nm厚的Cr 200nm 厚的Ni，再覆盖500nm厚的Au形成的层觀具有足够的机械^艘，从而徵列 如20到35 穿逾敫型^15各的孔。然而，也可以采用更薄顿厚的金属层。 此外，如果需要更大的强度、制作更大的膜或用于更高的电流，可以电镀这些 金属或将被电镀的金属加到被蒸涂的金属而得到更大的厚度。从衬底的后表面金属化微型S^各之后，该点的衬底的前表面〗鹏是平坦的。 微型通路附近的局部变薄的衬底具有与更规路结构例如，延伸穿过衬底结构 的全部厚度的通路结构有关的极小的寄生效应。因此，理想的M^并不是完全穿过衬底的全部厚度延伸。在同一顶,部变薄衬底和微切肖咖工m^^了附加的好处，即可以将衬底的前表面保持为一个平坦的表面，从而形成微电子的特征。结果是，在衬底的元件表面执行更加昂贵和复杂的操作之前就可以在 衬底中形成微型ffi^各。舰于降低制造元件的花费具有重大的影响。腿一步， 平坦的衬底前表面允许采用标准的旋涂的稀薄的抗蚀齐御光刻技术来形成需要 精确定义的关键的封装的特征。这些特征包括，例如，传输线和稀薄的光敏焊 料。平坦的表面还利于微切削加工所需要的精确度，例如，在诸如用于球形透 镜配置的凹陷结构的微光学零件中。衬底前表面随后被光驗蚀剂或其它光成像材料鶴、图形化、和从平坦的前表面干法刻i^人而穿过硬掩，艱12、 16、 20到达下面的微型iM各的金属层 22形成开口24，如图8所示。金属层可以作为等离:^喊喊其它除膜技术的相 配的蚀刻的终点。倒可图形化都可以在前表面硬掩模材料中展现，例如，圆形 的或矩形的 L、格子、或其它几何形状，从而，如果需要，使硬掩模提供附加 的机械稳定性。如果两侧的金属和侦幢可以被适当地图形化，硬掩模材料可以 以为微型通路留出多重导体的方式图形化。典型的是，矩形或圆形的形状用来 使图形化和调整间距更容易。参照图9，可以实施衬底的平坦的前表面的金属化，从而^f共各种特征， 例如导电线路26，其与微型通路的金属层22和器件封装中的电子器件28电连 接。适合的材料在本领凝已知的，并包括，例如关于微型娜縫属层22的上 述駄的那些材料。金属层可以!鹏用，并例如，由荫罩、电解沉积抗蚀剂、 剥离、或金属的化学蚀刻、微电子学领域中己知的其它方法图形化。金属结构 可以由已知的技术来布置，例如一种或多种金属的汽化、喷镀、CVD和电化学 的和无电的化学的镀敷中的一种或多种，例如，如果需要，采用晶种加工和图 形掩模。f鹧女对于相对较厚的层特别有用，例如诸如用于产生共面微波传输线 或因为元件的金的热压接合而产生金的突起的几微米厚的金层的厚的含金的 层。这些技术的任意组合者阿以应用。用于接合电子器件的焊盘27也可以在这 时形成。典型的焊盘材料包括，例如，Au-Sn共结体、或铟或为适合它们的熔 点和化学的和所附的工艺特性而选择的其它合金，并可以通过在此描述的与其 它金属部件有关的倒可技术而形成。这时，为了向电子器#$|{赠封的罩，为随后的器件表面上的盖罩的接合 而^f共金属密封环29也是可取的。典型的是，采用的金属密封环在几何^th 与被焊到前表面的盖罩的密封表面是互补的。然而，焊接用的金属和共价键技术诸如由Zip加nics公司销售的那些技术的翻也可以预见到。为此，金属可以 被配置在衬底的表面和/驢罩上。金属密封环可以由例如包含粘附层、扩散式 叠层和可附着的金属层的金属组形成。例如铬和钛是常见的粘附层，镍、铂和 TiW是常见的扩散式叠层，而金是常见的可附着的金属。此外，环可以包括焊 料，例如，盖罩密封表面、衬底表面或两者上的3到8 厚的大约80: 20的 Au-Sn。可选择的是，这样的金层可以被图形化、或齡密封环可以被图形化， 以这样的方式来促使在盖罩附着阶段金属焊料在给定的区域选择性地流动，其 中需要的芯吸或多或少的焊料。如果存在过渡的或布局的或更高的表面粗茅艘 的区域，这样的布置是有用的，并且更厚的金属焊料层对于该区域的密封是可取的，例如，当密封可能离ffi寸装的电气献学波导管时。衬底的平坦的表面金属{化后，就预装配式电子器件而言， 一个或多个电 子器件28被接合在衬底表面。电子器件可以是，例如， 一个或多个光电子的、 IC或MEMS元件。还可以预见的是，电子器件至少部分地形成部分衬底或以在 原处的方式形皿衬底上。这样的情形，例如，用于MEMS元件，诸如BAW 元件、微辐射计焦平面阵列或RF开关、或激光和光电二极管和其它光电元件。 还可以预见的是电子设备可以被固定在封装的盖罩上，如下面更详细地描述的。 就预装配式电子器件而言，与衬底接合可以通过常规的技斜卩材料来完成，例 如，与衬底前表面上的预先形成的焊盘27接合、在元件或衬底表面上附着焊料、 ^用环氧的^的突出熔焊。盖罩30可以被附接到衬底的上表面，从而形成密闭的容积31，其中如图 10所示收容有电子器件28。盖罩30由基于封装的预期的特性，例如气体的导 磁率、光学性能和热膨胀率(CTE)而选择的材料形成。，鹏过盖罩錢和/或 接收光学信号的光电或光学MEMS设备而言，具有预期波长的光学iJg明的材 料通常是可取的。这种情况下适合用作盖子 的材料包括，例如，诸如肖特 (Schott) BK-7 (北美肖特公司，艾姆斯佛德(Elmsford)，美国纽约)、派热克 斯(Pyrex)(康宁(Coming)公司，康宁，美国纽约)的鹏和单晶硅。在示 例的电: ^寸装中，盖罩由单晶硅形成。盖罩可以覆盖在具有一个或多个抗反射的^它的光学的涂层的内部的和 域外部的表面。此外，其它材料也可以被布置娜积和图形化在盖罩上，例如， 诸如不易挥发的吸气齐啲吸气剂。但是，盖罩的光学透明度并不是必需的，也可以采用不透明的盖罩材料和采用与衬底相同的材料。可选择的是，蚀刻、模 压或其它方式形成的金属也可以充当盖罩。示例的用于盖罩的金属是钽，它的CTE与硅的,。盖罩具有足够的大小，从而将衬底的上表面的需要的部分密封絲。矩形 的盖罩顶板部分的典型的长度和宽度是，例如，大约1到50mm。如底部的衬 底，盖罩基板可以是晶片形式，从而使同时生产多个盖罩变为可能。因而所得 到的底部的衬底和盖罩的晶片可以在晶片级组装在一起，从而获得一个完整的 晶片级制皿程。适合的盖罩形成技术在本领域是已知的，在前述的公开号为 US20050111797A1的美国专利申请中对其进行了描述。盖罩晶片可以预先被机械加工，从而使其电连接到衬底晶片而无需在切割 之后附加机械加工。在使机械应力和在密封操作之后生成这样的开口的后续加 工操作的花费最小化时，这样使得可以在独lzJ寸装的去框前进行晶体级领赋。这样预先机t勑肛的盖罩晶片可舰已知的方法形成，例如加热丰躯法、t駭U、 和/或喷砂法。期望得到前侧和后侧的电连接时，这可能是有用的。此外，盖罩 可以由SOI晶片制成，从而更好地4歸罩的顶表面具有一个幾制的深度。这 对于通aii择厚度4M罩用作泄漏传，是有用的，当在密闭容积中密封一定压力的氦或其它气体，或当密封的元件高压r:存了氦或其它气体时，盖罩将产 生一个已知的、可领懂的凸起。在这种情况下，盖罩有效地舰了压力计，其 能帮助测量密封在内部的气体的准确的泄漏率或帮助测量封装的性能，从而保 护气体的压力，诸如一段时间用在封装的外侧的氦。盖罩的弯曲或变形用干涉计测量，如由Wyko和Zygo公司制造的干涉计。可选择的是，盖罩的f魏区域 可以变薄，从而用作娜膜離被t顿伪另外的膜材料。对于晶片级加工，盖罩可以被與虫附接到元件的衬底或以晶片形式。对于 盖罩的附接，盖罩的焊接材料可以包括如上所述的焊接玻璃或金属。密封盖罩的过程可以包括在可控的环境中i^T带有焊接的电子元件的盖戰n衬底，例如，用惰性气体，诸如氦、氩或氮或在真空中，从而除去存在的樹可水蒸汽。接着， 在盖罩和衬底之间施加压力，并且这部分被加热到金属焊料的软熔温度。可选 择的是，可以在达到软熔温度后施加压力。有利的是在具有一定压力的氦气中 密封封装，从而，当冷却时，被密封的区域具有显著大于大气压的压力。这样 的技术将使得在密封后的任何时候都能检测封装中的密封性水平或泄漏率。就晶片级的制皿，辣说，作为复合模形成的元件封装是去框的，例如， M切害膀相令瞎寸装之间的衬底。图11示出了、 KS合的线衬底可以被切割，从而4甦寸装去框，如戶标的虚线。如戶际的，为了舰与外部鹏的电的M性，例如，与图14所示的柔性电路32，沿局部变薄的区域便于执fi^刀割。如果在封 装的i^彖想要得至捶直的表面，可以执行另外的切割，例如，M图12戶B的 虚线。如此去框的结果如图13所示，其示出了去框所产生的封装。在器件封装的去框(singulation)之后，为了与外部元件的电连通，可以提 供电连接。图14示出了为此目的的柔性电路32与导电的微型,的连接。柔 性电路典型的是由聚M安、LCP戯它适合的基片制成。凝性电足鲍含一 个或多个位于基片材料上或位于基片材料中金属线路(未示出)。典型的是，柔 性电路由大于一个的层制成。因为局部变薄的区域提供了通向导线通路的便捷 的路径，柔性电路可以容易地从衬底的后表面附接到导电通路。柔性电路可以 用已知的技术附接到导电通路，诸如用例如锡基焊球莉莫式焊料錢性电路或 衬底上焊接。图15示出了根据本发明的示例的电子器件封住底部衬底的正面视 图，和局部变薄区域中的微型il^各的自底向上的视图。虚线箭头标用作图13 的横截面视图。衬底上表面的部件，如元件的盖罩没有显示。五个微型ffl^各和 用于ffil 各的金属线路可以被看至啦于局部变薄的区域中，从而提供与封装的电 子器件的电iiM。除战駄的形成电Ti寸装的方法之外，它们的'鄉也可以被预见。例如， 图16-19示出了鄉成的M阶段的示例的电子器件封装的f纖面视图，其中微 型3B各被麟在电子器件的两侧或多侧。图16中，显示了两个微型iM各18位 于电子器件固定区域33的相X寸侧。明确的是可以制作招可数量的外围微型通路， 用雜接到衬底的上表面的金属层和/或微电子电路，并电连接到固定娜鹏 衬底表面或盖^面的一个或多个元件。图17示出了固定至附底上表面8上的电子器件28。电子器件可以Mil例 如配置在器件或晶片表面上的焊料或其它本领域已知的附接方、 妹被附接。电 子器件可以是倒装式地被附接，从而电连接至附底晶片的上表面上的金属线路。 可选择的是，它们也可以是被焊接的球或楔形线，或它们的组合。尽管示出的 是单独的电子器件，应该明确的是可以附接多个电子器件。此外，这样的器件 可以形皿衬底表面上或衬底表面中，而不是如上所述的与其附接。如图18所示，例如如上戶脱的盖罩30被附接到在衬底上表面上的金属密 封环29上，或如上戶，以其它方式结合到衬底上表面上。 一般来说，如上戶/M， 所有达到盖戰占结和包括盖戰占结的步骤都以晶片级離子鄉行。图19示出了模的去框之后图18的封装，就晶片级加工而言。柔性电路32 在局部变薄的区域被附接到衬底4，从而M图形化在衬底的后表面上的金属线 路而电连接至微型3I5各18，参照图14如上戶腿。柔性电路可以包含切掉的区域，从而如图所示附接到封赴，或大量的柔性电路可以被附接到一^hi寸裝上。可选择的是，图18的被封装的元件可以被固定到电路fch。这样，如图 19所示的柔性电路32表示电路板材料。电路板可以包含被切掉的区域，以便容 纳封装的更厚的区域或焊球可以桥接电路板的凹进的区域。用于封装的电连接 的进一微择包括，例如，引线框、翼形弓践和麟似物。图20-23示出了根据本发明的另一个方面的形成的於阶段的示例的电子 器件封装。这个结构与参照图13和19所述的相似，具有包含凹进的区域34的 衬底，从而得到使电子器件28附接，皿盖罩30中或形j^盖罩30上的间 隙，其可以是盖罩晶片的一部分。图20示出了具有电气线路26和可选择的外 部密封环29的衬底4。这样的衬底具有辦U1的附接材料，例如，如图21所示 的燥料36。焊料36提供了衬底上的微型通路18和线路26和盖罩30上的电子 器件28之间的电连接。典型的是，当两 是在一晶片级时，S^卜部的焊料36 典型的是密封材料的环，其围绕芯片并用来将底部和盖罩密封在一起。这样， 包含微型ilf各的衬底4可以具有带膜的变薄的区域，从而确保密封是完全密封 的。这样的结构类似于战的可测量的弯曲鄉的结构。如图22所示，底部衬 底4和盖罩30被一起焊接到起密封作用的外部密封区域，然而，内部的被焊接 的区域是将衬底4上的金属线路和微型娜各连接到固定到盖罩30上，成在盖 罩30中跡鹏盖罩30上的相关电气线路和I/O的电气连接点。图23對以于 图19，显示了从晶片级去框之后的被封装的元件，和被电连接到柔性电路32 或电路板。图24示出了根据本发明的另一方面的示例的电子器件封皿部衬底的正 面视图。在形淑寸底4的局部变薄的区域15中，衬底材料在区域的三个侧面上 没有被除去。这样，附加的结构硬度可以被提供给衬底。衬底上表面的部件，例如器件盖罩、电子器件和金属线路没有示出。在这个示例的衬底中，四个微型通路18和用于通路的金属线路22可以看到位于局部变薄的区域中。虽然参照本发明的具体的实施例已经详细地描述了本发明，但是，对本领 域的技术人员来说，可以在不^5(利要求的范围内作出各种变化和修改，以 及使用等同物。
权利要求
1. 一种电子器件的封装，包括具有第一表面和与第一表面相对的第二表面的衬底，其中第二表面具有位于其中的局部变薄的区域；位于局部变薄的区域中的导电通路，其延伸穿过衬底，并到达第一表面，其中导电通路和局部变薄的区域中的每一个都包含倾斜的侧壁，其中，导电通路的侧壁和局部变薄的区域的侧壁在同一方向倾斜；和连接到导电通路的电子器件。
2、 一种电子器件的封装，包括具有第1面和与第一表面相对的第1面的衬底，其中第二表面具有位 于其中的局部变薄的区域；位于局部变薄的区域中的导电通路，其延伸穿过衬底，并到达第一表面； 电连接到导电il^各的电子器件；和至少部分布置在局部变薄的区域的柔性电路，其电连接到导电通路。
3、 根据权禾腰求1或2戶腿的电子器件的封装，其中，衬底包括单晶硅。
4、 根据权利要求1-3的任意一项戶，的电子器件的封装，B^^装还包括 位于第1面上的盖罩，用于形成密闭电子器件的封闭容积。
5、 根据权利要求4戶诚的电子器件的封装，其中，电子器件被固定到盖罩。
6、 根据权利要求1-5的任意一项戶皿的电子器件的封装，其中电子器件被 密封在电子器件的封装中。
7、 根据权利要求1-6的任意一项戶舰的电子器件的封装，其中，局部变薄 的区±范封申到衬底的第一，。
8、 根据权利要求1-7的任意一项戶脱的电子器件的封装，其中，电子器件 是光电子器件。
9、 一种晶片级电子器件的封装，包括具有大量模的衬底，其中，每一个所 述的模包括权利要求1-8的任意一项戶，的电子器件的封装。
10、 一种形成电子器件的封装的方法，包括(a) 提供具有第一表面和与第一表面相对的第1面的衬底；(b) 从第1面使衬底的一部分变薄，形成位于第1面中的局部变薄的区域；(c) 在局部变薄的区域中蚀刻鹏，其延伸穿过衬底，其中，蚀刻以从局部变薄的表面到第1面的方向进行；(d) 使S^各金属化，其中，导电S^各和局部变薄的区域中的每一个都包括 倾斜的侧壁，其中，导电通路的侧壁和局部变薄的区域的侧壁在同一个方向倾 斜；和(e) ,电子器4牛，其电连接到导电ffl^各。 11、 一种形成电子器件的封装的方、法，包括(a) 提供具有第一表面和与第一表面相对的第二^面的衬底；(b) 从第1面使衬底的一部分变薄，形成位于第1面中的局部变薄的区域；(c) 在局部变薄的区域中形i^W，其延伸穿过衬底而至U达第一表面；(d) 使淑絵属化；(e) ^f共电子器件，其电连接到导^M^各；和(f) ,至少部分地配置在局部变薄的区域中的柔性电路，其电连接到导 电鹏。
全文摘要
提供电子器件的封装和形成它们的方法。电子器件的封装包括固定在衬底上的电子器件、导电通路和衬底中局部变薄的区域。本发明提供例如在电子工业中用于容纳一个或多个诸如IC、光电子的、或MEMS元件的电子器件的密封封装的申请。
文档编号H01L21/02GK101261977SQ200810096308
公开日2008年9月10日 申请日期2008年2月25日 优先权日2007年2月25日
发明者D·W·舍利尔, J·J·费希尔, J·W·盖茨 申请人:罗门哈斯电子材料有限公司