防止硅通孔与集成电路之间串音的结构的制作方法

专利名称：防止硅通孔与集成电路之间串音的结构的制作方法
技术领域：
本发明涉及一种集成电路，特别是涉及一种用于降低半导体芯片中硅 通孔与集成电路之间串音现象的结构及方法。
背景技术：
由于集成电路的研究并不断改善各种电子零件(即晶体管、二极管、电
阻、电容等)的集成密度(integration density),半导体业已历经持续 快速的成长，在大多的情况下，藉由再三不断地微型化特征尺寸已改善集 成密度，使得在特定芯片区内能整合更多的零件。
上述集成度的改善主要属于本质上二维向度(two-dimensional 2D) 的改善，其中集成零件主要占据在半导体晶圆的表面。纵谓微影制造工艺 有显著的改进，使得2D集成电路的形成得到重要的改善，不过在二维向度 能达成的密度仍有其物理上的限制。上述限制之一在于需要制造上述零件 时有其微型化的尺寸。另外，当愈多元件要整合至芯片上时，就需要更复
杂的设计。
当元件数量增加时，元件间的内联机数量及长度亦随之增加，就造成 另一个限制。因为当内联机的数量及长度增加时，线路RC延迟及耗电量亦 随之增力口。
在解决上述限制的各种方案中，通常会用到三维集成电路 (three-dimensional integrated circuit, 3DIC)及堆栈式晶粒。在3DIC 中也常使用硅通孔及堆栈式晶粒以连接其它晶粒。在这个例子中，硅通孔 通常用于将一晶粒上的集成电路连接至此晶粒的背面。此外，硅通孔亦常 用于提供短接地路径，使集成电路通过晶粒背面而接地，其中晶粒背面一 般覆盖有接地用金属薄膜。
图1是绘示晶粒10堆栈于晶粒12上的现有堆'栈式晶粒，其中晶粒10 与晶粒12是藉由焊球16而电性连接。晶粒12包括硅通孔14，其中硅通孔 14是从背面(面朝上)贯穿至正面(面朝下)。硅通孔14更电性连接至焊 球18,其中焊球18可用于将堆栈式晶粒结构固定至封装基材或主机上。硅 通孔14及晶粒10不仅能连接至晶粒12，亦可直接连接至焊球18。
硅通孔14可作为信号路径或接地路径，并且有相当大的电流会经由硅 通孔14传输。因此，经由硅通孔14传输的电流会造成晶粒12的集成电路 的串音(cross-talk)现象。串音现象会严重到足以造成晶粒12的效能显 著劣化，尤其是当晶粒12的集成电路包括模拟线路，或是集成电路在高频
4运作时，更是如此。准此，实亟需解决之道，以期至少降低串音现象。
由此可见，上述现有的集成电路在结构与使用上，显然仍存在有不便 与缺陷，而亟待加以进一步改进。为了解决集成电路存在的问题，相关厂 商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展 完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业 者急欲解决的问题。因此如何能创设一种新型结构的防止硅通孔与集成电 路之间串音的结构，便成了当前业界极需改进的目标。
有鉴于上述现有的集成电路存在的缺陷，本发明人基于从事此类产品 设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以 研究创新，以期创设一种新型结构的防止硅通孔与集成电路之间串音的结 构，能够改进一般现有的集成电路，使其更具有实用性。经过不断的研 究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发 明。

发明内容
本发明的目的在于，克服现有的集成电路存在的缺陷，而提供一种新 型结构的防止硅通孔与集成电路之间串音的结构，所要解决的技术问题是 提供一种半导体芯片，其藉由围设于元件区与硅通孔之一的防串音环，使 硅通孔与所有包含多个主动元件的多个元件区隔离，从而更加适于实用。
本发明的另一目的在于，提供一种防止硅通孔与集成电路之间串音的 结构，所要解决的技术问题是提供一种半导体芯片，此半导体芯片的元件 区是藉由包括四个第一侧边的密封环、以及由密封环围设且包括四个第二 侧边的防串音环围设，硅通孔设于介于密封环与防串音环之间的区域，且 设于介于密封环与防串音环之间的区域内没有多个主动元件，从而更加适 于实用。
本发明的再一目的在于，提供一种防止硅通孔与集成电路之间串音的 结构，所要解决的技术问题是提供一种半导体芯片，其藉由密封环延伸部 及密封环形成防串音环以围设于半导体芯片的第一区域，使第一区域实质 没有多个主动元件。此外，半导体芯片更包4射殳于第一区域内的一硅通孔，从 而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的半导体芯片，其至少包含 一硅通孔； 一元件区；以及一防 串音环围设于该元件区与该硅通孔之一，其中该硅通孔实质上是藉由该防 串音环与所有包含多个主动元件的多个元件区隔离。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。 前述的半导体芯片，其更至少包含一密封环毗邻于该半导体芯片的多个边缘，其中该密封环围设于该防串音环，且其中该硅通孔是介于该密封 环与该防串音环之间。
前述的半导体芯片，其更至少包含一牺牲环置于该密封环与该半导体 芯片之间。
前述的半导体芯片，其更至少包含多个硅通孔置于该密封环与该防串 音环之间。
前述的半导体芯片，其中所述的防串音环围设于该硅通孔，且其中该 元件区是在该防串音环的内侧。
前述的半导体芯片，其中所述的防串音环围设于一额外硅通孔。
前述的半导体芯片，其更至少包含一密封环毗邻于该半导体芯片的多 个边缘，其中该防串音环至少包含一密封环延伸部及该密封环的一部分。
前述的半导体芯片，其中所述的防串音环至少包含该密封环的一转角部。
前述的半导体芯片，其中所述的防串音环至少包含该密封环的一边缘 与二转角部。
前述的半导体芯片，其更至少包含一半导体基材及设于该半导体基材 上的多个金属化层，其中该防串音环至少包含在该半导体基材的一第 一部 分以及在该金属化层的一第二部分，而其中该第一部分是导体的且电性连 接至该第二部分。
前述的半导体芯片，其更至少包含一半导体基材及设于该半导体基材 上的多个金属化层，其中该防串音环至少包含在该半导体基材的 一第 一部 分以及在该金属化层的 一 第二部分，而其中该第一部分至少包含一介电材料。
前述的半导体芯片，其中所述的防串音环为接地。
前述的半导体芯片，其更至少包含多个硅通孔，每一该多个硅通孔由 另 一接地的防串音环围设。
本发明的目的及解决其技术问题还釆用以下技术方案来实现。依据本
发明提出的半导体芯片，其至少包含 一密封环，该密封环至少包含四第 一侧边，每一第一侧边毗邻于该半导体芯片的一边缘； 一防串音环由该密 封环围设，其中该防串音环至少包含四第二侧边，每一第二侧边毗邻于该 密封环的该多个第一侧边之一，且其中该防串音环为接地； 一硅通孔设于 介于该密封环与该防串音环之间的一区域；以及一元件区由该防串音环围 设，其中该元件区至少包含多个主动元件。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。 前述的半导体芯片，其中所述的介于该密封环与该防串音环之间的该 区域没有该多个主动元件。前述的半导体芯片，其更至少包含分布于介于该密封环与该防串音环 之间的该区域内的多个硅通孔。
前述的半导体芯片，其更至少包含一半导体基材及设于该半导体基材 上的多个金属化层，其中该防串音环至少包含在该半导体基材的 一第 一部 分以及在该金属化层的一第二部分，而其中该第一部分是导体的且电性连 接至该第二部分。
前述的半导体芯片，其更至少包含一半导体基材及设于该半导体基材 上的多个金属化层，其中该防串音环至少包含在该半导体基材的一第 一部 分以及在该金属化层的一第二部分，而其中该第一部分至少包含一介电材料。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本
发明提出的半导体芯片，其至少包含 一密封环，该密封环至少包含四侧 边，每一侧边毗邻于该半导体芯片的一边缘； 一密封环延伸部，该密封环 延伸部至少包含一第一端及一第二端，其中该第一端及该第二端均实际连 接该密封环的一部分，其中该密封环延伸部及该密封环形成一防串音环以 围设于该半导体芯片的一第一区域，且其中该第一区域实质没有多个主动 元件； 一硅通孔设于该第一区域内；以及一第二区域设于该防串音环外 侧，其中该第二区域至少包含该多个主动元件。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。 前述的半导体芯片，其特征在于其中所述的第一区域更至少包含多个 额外硅通孔。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
根据本发明一较佳实施例，提出一种半导体芯片，此半导体芯片包括 一硅通孔、 一元件区、以及围设于元件区与硅通孔之一的一防串音环。硅 通孔是藉由防串音环与所有包含多个主动元件的多个元件区隔离。
根据本发明另一较佳实施例，又提出一种半导体芯片，此半导体芯片 包括一密封环，此密封环包括四个第一侧边，每一第一侧边毗邻于半导体 芯片的一边缘；以及由密封环围设的一防串音环。防串音环包括四个第二 侧边，每一第二侧边毗邻于密封环的该多个第一侧边之一。此防串音环以 接地为较佳。半导体芯片更包括一硅通孔，此硅通孔是设于介于密封环与 防串音环之间的区域内；以及一元件区，此元件区是被防串音环围设，其 中元件区至少包含多个主动元件。
根据本发明又一较佳实施例，再提出一种半导体芯片，此半导体芯片 包括一密封环，此密封环至少包含四个侧边，每一侧边毗邻于半导体芯片 的一边缘；以及一密封环延伸部，此密封环延伸部至少包含一第一端及一
7第二端，其中第一端及第二端均实际连接至密封环的一部分。密封环延伸 部及密封环形成一防串音环以围设于半导体芯片的第一区域，其中第一区 域是实质与多个主动元件隔离。此半导体芯片更包括设于第一区域内的一
硅通孔；以及设于防串音环外侧的一第二区域，其中第二区域至少包含上 述的主动元件。
借由上述技术方案，本发明防止硅通孔与集成电路之间串音的结构至 少具有下列优点减少防串音环与集成电路之间的串音现象。
综上所述，本发明特殊结构的防止硅通孔与集成电路之间串音的结 构，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结 构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大 的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有 的集成电路具有增进的多项功效，从而更加适于实用，而具有产业的广泛 利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细i兌明如下。


图1为绘示现有堆栈式晶粒结构，其中现有堆栈式晶粒结构包括硅通孔。
图2A及图2B分别绘示根据本发明一实施例的上视图及剖面图，其中 硅通孔是形成于密封环与防串音环之间。
图3至图5B是绘示根据本发明其它实施例的上视图，其中防串音环具 有不同形状；
图6是绘示防串音环，其中防串音环至少包含一部分设于半导体基材内。
图7A及图7B是绘示进行仿真的结构。 图8是绘示模拟结果，其中散射参数为频率的函数。
10、12:晶粒14:珪通孑L
16、18:焊球20:半导体芯片
21:边缘24、 26:密封环
28:珪通孑L29:区域
30:防串音环32:元件区
321:模拟线路区322:数字线路区
38、40:焊垫42:重分配线3各44内连接金属线46:介层窗
48接触插塞49:内层介电层
50铝焊垫52:半导体基材
54焊垫60、66:防串音环
62娃通孑L68:密封环延伸部
70导体环72:介电环
80防串音环82、84:曲线
2B--2B: 剖面线Dl、D2、 D3:距离
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的防止硅通孔与集成电 路之间串音的结构其具体实施方式
、结构、特征及其功效，详细说明如后。
请参照图2A所示，其为绘示根据本发明第一实施例的上视图，其包括 半导体芯片20 (亦即先前技术的半导体晶粒)。密封环24、密封环26以及 毗邻于半导体芯片20的边缘21。密封环24及密封环26以接地为较佳。正 如本发明技术领域的技术人员所知，密封环26有时亦称为主密封环，而密 封环24则称为牺牲密封环。本文中有时亦称为牺牲密封环24。
多个硅通孔28形成于内部区域29并由密封环26所围设。在一实施例 中，这些硅通孔28是毗邻于密封环26，并可沿着密封环26的每一侧边而 排成列。同样地，硅通孔28亦可具有环状结构。在一较佳实施例中，硅通 孔28与密封环24相对侧边之间的距离D2 ^艮小。本发明技术领域的技术人 员应可理解，说明书中标示的尺寸仅为例示，并且随着集成电路尺寸逐渐 缩小，此尺寸更可任意伸缩。
防串音环30形成于硅通孔28内侧，且以接地为较佳。当防串音环30 的导电的元件特征，指的是信号接地(signal grounded)时，导体特征是 连接至接地或(高频)屏蔽群，其中屏蔽群中的信号(特别是高频信号) 会被滤除。在其它例子中，当信号接地时，导体特征实质上是无噪声，特 别是无高频噪声。因此，信号接地被定义成实质无噪声的接电或屏蔽群。 防串音环30以设在毗邻于硅通孔28及密封环24为较佳，如此一来，可大 幅减少防串音结构使用到芯片的区域。类似地，介于硅通孔28与防串音环 30相对侧边之间的距离D3以较小为较佳。由防串音环30围设的内部区域 为元件区32,其中元件区设有多个主动元件，例如晶体管(图2B的晶体管 31)。元件区32可包括模拟线路区321、数字线路区322、或上述的组合。
在较佳实施例中，介于防串音环30与密封环26之间的区域29没有主 动元件。另一种方式， 一些较不易产生串音现象的低频数字元件形成于区域29内，而^t拟元件及/或高频元件并不在区域29内。
图2B是绘示图2A所示结构沿着剖面线2B-2B的剖面图。此剖面图说 明硅通孔28从上表面延伸至背面。焊垫38设于半导体芯片的一侧并电性 连接至硅通孔28。焊垫40可经由重分配线路42而连接至硅通孔28，其中 重分配线路42以由铜、铝等形成为较佳。亦可形成重分配线路(图未绘示) 以连接至硅通孔28与焊垫38,如此一来，焊垫38就与各自的硅通孔28水 平分隔一段距离。
密封环24、密封环26及防串音环30可同时形成，密封环24、密封环26 及防串音环30的每一者可包括多个内连接金属线44及介层窗46。上述内连 接金属线44及介层窗46的每一者可形成环包型元件区32。较佳者，接触插 塞48 (亦可为环型)是形成内层介电(inter-layer dielectric, ILD )层 49，其中内层介电层49设于半导体基材52上。接触插塞48电性连接至位 于底部金属化层中且个别覆盖的金属线44。另外，铝焊垫50可以形成环 状。密封环24、密封环26及防串音环30可通过焊垫54而均为信号接地。另 一种方式，金属线形成于金属化层内部，以将密封环24、密封环26及防串 音环30电性连接至其它接地路径。故此，防串音环30将硅通孔28与元件 区32彼此隔离，如此一来，可以减少硅通孔28与元件区32之间的串音现 象。
在一实施例中，半导体芯片20中实质所有的硅通孔28是藉由防串音 环30与元件区32隔离。在另一实施例中，只有预期会带有较高电流或高 频信号的一部分硅通孔28会藉由防串音环30与元件区32隔离，而剩下的 珪通孔28则留于元件区32。
请参照图3所示，为绘示根据本发明另一实施例的上视图，其包括多 数个硅通孔28及多个防串音环60。每一硅通孔28由这些防串音环60之一 所围设，其中以同时形成密封环26为较佳。类似地，防串音环60亦由多 个内连接金属线、介层窗、接触插塞、铝焊垫等所构成。此实施例的优点 特征之一在于硅通孔28可埋入元件区32内。此外，倘若预期一些硅通孔 62是不带有较高电流及/或高频电流者，防串音环60就不需围设这些硅通 孔62。
请参照图4所示，为绘示根据本发明又一实施例的上视图，其中硅通 孔28由防串音环66所围"i殳，其中防串音环66为信号接地。然而，并非防 串音环66的所有侧边都毗邻于半导体芯片20个别的边缘21。因此，硅通 孔28及防串音环66可形成在半导体芯片20边缘区域以外的指定位置处。
在图5A及图5B中，石圭通孔28的防串音结构包括密封环延伸部68及 矩形密封环26的一部分。密封环延伸部68以同时形成为较佳，因此密封 环延伸部68具有与密封环26类似的层状结构。防串音结构亦可将硅通孔
1028与元件区32隔离。在图5A中，防串音结构在毗邻于密封环26的转角部 形成。在图5B中，所有的硅通孔28在毗邻于半导体芯片20的一边形成，而 密封环延伸部68形成有两端的直线。每一密封环延伸部68实体连接于密 封环26的一部分。
可以理解的是，可结合图2至图5B所示的结构以提供更佳的防串音能 力，并提供设计上的弹性。另外，防串音环可延伸至半导体基材内。在图6 中，在半导体基材52内形成的导体环70以由金属形成为较佳。导体环70 以金属环为较佳，其可由鴒、铝、铜等形成。另一种方式，导体环70为井 区，以重摻杂p型或n型不纯物为较佳。在一较佳实施例中，导体环70因 毗连防串音环30故亦接地。导体环70作为由串音引起的电流的汲入槽 (sink )。
另一种方式，则是在半导体基材52内形成介电环72而取代形成导体 环70。介电环72作为半导体基材52内产生的串音电流的屏障。导体环70 或介电环72的形成可包括蚀刻半导体基材52以形成沟渠环，利用导体材 料或介电材料填入沟渠环，并进行化学机械抛光以移除多余的导体/介电材 料。导体环70或介电环72亦可分别形成于图3的防串音环60的下方及图 4的防串音环66的下方，亦可形成于图5A及图5B的密封环延伸部68的下 方。
藉由形成防串音结构，可显著减少串音现象。请参阅图7B所示，是绘 示进行仿真的结构，其中连接端口 1为信号输入端口，而连接端口 2为信 号输出端口。接地的防串音环80围设于连接端口 1。仿真的结果显示，当 防串音环80不存在时，其结构如图7A所示，以201og(Vport-2/VporU)表 示的散射参数S21为显著下降。上述模拟结果如图8所示，其中散射参数 S21是频率的函数。曲线82为图7A所示结构的仿真结果，而曲线84为图 7B所示结构的仿真结果。可以推断出，在高频时串音现象会更为严重。不 过，防串音结构不受频率的干扰，可降低超过大约20分贝的串音现象。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1、一种半导体芯片，其特征在于其至少包含一硅通孔；一元件区；以及一防串音环围设于该元件区与该硅通孔之一，其中该硅通孔实质上是藉由该防串音环与所有包含多个主动元件的多个元件区隔离。
2、 根据权利要求1所述的半导体芯片，其特征在于其更至少包含一密 封环毗邻于该半导体芯片的多个边缘，其中该密封环围设于该防串音环，且 其中该硅通孔是介于该密封环与该防串音环之间。
3、 根据权利要求2所述的半导体芯片，其特征在于其更至少包含一牺 牲环置于该密封环与该半导体芯片之间。
4、 根据权利要求2所述的半导体芯片，其特征在于其更至少包含多数 个硅通孔置于该密封环与该防串音环之间。
5、 根据权利要求1所述的半导体芯片，其特征在于其中所述的防串音 环围设于该硅通孔，且其中该元件区是在该防串音环的内侧。
6、 根据权利要求5所述的半导体芯片，其特征在于其中所述的防串音 环围设于一额外硅通孔。
7、 根据权利要求1所述的半导体芯片，其特征在于其更至少包含一密 封环毗邻于该半导体芯片的多个边缘，其中该防串音环至少包含一密封环 延伸部及该密封环的 一部分。
8、 根据权利要求7所述的半导体芯片，其特征在于其中所述的防串音 环至少包含该密封环的一转角部。
9、 根据权利要求7所述的半导体芯片，其特征在于其中所述的防串音 环至少包含该密封环的 一 边缘与二转角部。
10、 根据权利要求1所述的半导体芯片，其特征在于其更至少包含一 半导体基材及设于该半导体基材上的多个金属化层，其中该防串音环至少 包含在该半导体基材的一第一部分以及在该金属化层的一第二部分，而其 中该第一部分是导体的且电性连接至该第二部分。
11、 根据权利要求1所述的半导体芯片，其特征在于其更至少包含一 半导体基材及设于该半导体基材上的多个金属化层，其中该防串音环至少 包含在该半导体基材的一第一部分以及在该金属化层的一第二部分，而其 中该第 一部分至少包含一介电材料。
12、 根据权利要求1所述的半导体芯片，其特征在于其中所述的防串 音环为4姿地。
13、 根据权利要求1所述的半导体芯片，其特征在于其更至少包含多个硅通孔，每一该多个硅通孔由另一接地的防串音环围设。
14、 一种半导体芯片，其特征在于其至少包含一密封环，该密封环至少包含四第一侧边，每一第一侧边毗邻于该半 导体芯片的一边缘；一防串音环由该密封环围设，其中该防串音环至少包含四第二侧边，每 一第二侧边毗邻于该密封环的该多个第 一侧边之一，且其中该防串音环为 接地；一硅通孔设于介于该密封环与该防串音环之间的一区域；以及 一元件区由该防串音环围设，其中该元件区至少包含多个主动元件。
15、 根据权利要求14所述的半导体芯片，其特征在于其中所述的介于 该密封环与该防串音环之间的该区域没有该多个主动元件。
16、 根据权利要求14所述的半导体芯片，其特征在于其更至少包含分布于介于该密封环与该防串音环之间的该区域内的多个硅通孔。
17、 根据权利要求14所述的半导体芯片，其特征在于其更至少包含一 半导体基材及设于该半导体基材上的多个金属化层，其中该防串音环至少 包含在该半导体基材的一第一部分以及在该金属化层的一第二部分，而其 中该第 一部分是导体的且电性连接至该第二部分。
18、 根据权利要求14所述的半导体芯片，其特征在于其更至少包含一 半导体基材及设于该半导体基材上的多个金属化层，其中该防串音环至少 包含在该半导体基材的一第一部分以及在该金属化层的一第二部分，而其 中该第一部分至少包含一介电材料。
19、 一种半导体芯片，其特征在于其至少包含一密封环，该密封环至少包含四侧边，每一侧边毗邻于该半导体芯片 的一边缘；一密封环延伸部，该密封环延伸部至少包含一第一端及一第二端，其 中该第一端及该第二端均实际连接该密封环的一部分，其中该密封环延伸 部及该密封环形成一防串音环以围设于该半导体芯片的一第一区域，且其 中该第一区域实质没有多个主动元件；一石圭通孔i殳于该第 一 区域内；以及一第二区域设于该防串音环外侧，其中该第二区域至少包含该多个主 动元件。
20、 根据权利要求19所述的半导体芯片，其特征在于其中所述的第一 区域更至少包含多个额外硅通孔。
全文摘要
本发明是有关于一种半导体芯片，其包括硅通孔、元件区、及围设于元件区与硅通孔之一的防串音环。硅通孔实质上是藉由防串音环与所有包含多个主动元件的多个元件区隔离，其可防止硅通孔与集成电路之间串音。
文档编号H01L27/02GK101447479SQ20081009697
公开日2009年6月3日 申请日期2008年5月12日 优先权日2007年11月26日
发明者郭正铮 申请人:台湾积体电路制造股份有限公司