专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种半导体器件，具体地，涉及包括虚拟图样 (dummy pattern )的半导体器件及其制造方法。
背景技术：
半导体器件可具有多层结构，从而通过賊射法或化学汽相沉积 法等形成多层结构中的每一层，然后通过光刻处理进行图样化。
由于存在由半导体器件衬底上的图样尺寸或图样密度的差异 所引起的许多问题，已经开发了形成虚拟图样和主图样的技术。
发明内容
本发明的实施例涉及一种半导体器件及其制造方法，能够提供 具有新结构形状或配置的虚拟图样。
本发明的实施例涉及一种半导体器件及其制造方法，能够确保 图样的一致性。本发明的实施例涉及一种半导体器件及其制造方法，能够增加 图样密度。
本发明的实施例涉及一种半导体器件及其制造方法，能够简化 i殳计处J里和制造处5里。
本发明的实施例涉及可包括下列至少一种图样的半导体器件 第一主图样，形成在衬底上；以及第一虚拟图样，在形成有第一主 图样的层上以与第一主图样平行的方向形成。
本发明的实施例涉及可包括下列至少 一种图样的半导体器件 第二主图样，在与形成有第一主图样的层不同的层上以与第一主图
样垂直的方向形成；以及第二虚拟图样，在形成有第二主图样的层 上以与第二主图样平行的方向形成。
本发明的实施例涉及半导体器件的制造方法，该方法可以包括 下列至少一个步骤在衬底上形成第一主图样；以及然后在形成有 第一主图样的层上以与第一主图样平行的方向形成第一虚拟图样。
图1 ~图4示出了才艮据本发明实施例的半导体器件。
具体实施例方式
如图l的实例所示，才艮据本发明的实施例，半导体器件可包括 第一主图才羊104和第一虚拟图才羊105。可以在半导体邱于底100 (下 文中称作衬底)上和/或上方形成第一主图样104。可以在其上和/ 或上方形成有第一主图才羊104的层上和/或上方以与第一主图才羊104 平行的方向形成第一虚拟图样105。才艮据本发明的实施例，由于主图样104的形状和方向性，可将 虛拟图样105插入到每个金属层中。因此，可以确保插入虚拟图样 105的区域，以及可以增加图样密度。
例如，如图1和图2的实例所示，包括一种半导体器件，其中 可以形成第奇数个(或第偶数个)金属层。在这种情况下，可以在 水平方向上形成作为第奇数个金属图样的第一主图样104。可以在
与第一主图样104平行的方向上形成第一虚拟图样105。因此，可 以确保插入虚拟图样的区域，以及可以增加图样密度。
该半导体器件可进一步包括第一层间介电层101，其形成在包 括第一主图样104和第一虚拟图样105的衬底100上和/或上方。第 一层间介电层101可净皮配置为单层或多层结构。
如图3和图4的实例所示，根据本发明的实施例，在图l和图 2的实例中示出并描述的半导体器件可进一步包括第二主图样107 和第二虚拟图样108。可以在与其上和/或上方形成有第一主图样 104的层不同的层上和/或上方以与第一主图才羊104垂直的方向形成 第二主图样107。可以在其上和/或上方形成有第二主图样107的层 上和/或上方以与第二主图样107平4亍的方向形成第二虚拟图样 108。
在才艮据图3和图4的实例所示的实施例的半导体器件中，由于 第二主图样107的形状和方向性，可以将第二虚拟图样108插入到 每个金属层中。因此，可以确保插入虚拟图样的区域，以及可以增 加图样密度。
例如，在图3和图4中，可以在相对于第一主图样104垂直的 方向上形成作为第偶数个(或第奇数个)金属图样的第二主图样 107。因此。可以在与第二主图才羊107平4亍的方向上形成第二虚拟图样108。从而，可以确保插入第二虚拟图样的区域，以及可以增 加图样密度。
如图1 ~图4的实例所示，第一主图才羊104和第二主图才羊107 中的至少一个可以是金属图样，以及第一虚拟图样105和第二虚拟 图样108中的至少一个可以是金属虚拟图样，但不限于此。
可以形成电连接第一主图样104和第二主图样107的第三主图 样106。第三主图样106可以是接触图样，但不限于此。可以在第 一层间介电层101上和/或上方以及在第二主图样107和第二虚拟图 才羊108上和/或上方形成第二层间介电层102。第二层间介电层102 可^J己置为单层或多层结构。
下面，将参照图1~图4的实例描述根据本发明实施例的半导 体器件的制造方法。
在本发明实施例的描述中，制造工艺的顺序只是一个实例，.并 且通过各种方法的组合执行的处理属于所附权利要求的范围。
可以在半导体4于底100上和/或上方形成第一主图样104。第一 主图样104可以是金属图样，但不限于此。当第一主图样104是第
奇凄t个(偶凄t个)金属图样时，其可以在水平方向上形成，4旦不限 于此。
然后，可以在其上和/或上方形成有第一主图冲羊104的层上和/ 或上方以与第一主图才羊104平4亍的方向形成第一虚拟图才羊105。因 此，在与第一主图样104平行的方向上形成第一虚拟图样105,使 得可以确保插入虚拟图样的区域，以及可以增加图样密度。可以同 时形成第一主图才羊104和第一虚拟图冲羊105。然后，可以在包括第一主图样104和第一虚拟图样105的衬底 100上和/或上方形成第一层间介电层101。
随后，可以形成电连接第一主图样104和第二主图样107的第 三主图样106。第三主图样106可以是4妄触图才羊。在形成第一层间 介电层101之后，可以通过光刻处理在第一层间介电层101中形成 用于形成第三主图才羊106的孔，然后可以通过在所形成的孔中埋入 用于第三主图样106的材料(例如，金属层)之后执行平面化处理 来完成第三主图才羊106。
然后，可以在与其上和/或上方形成有第一主图才羊104的层不同 的层上以与第一主图样104垂直的方向在第三主图样106上和/或上 方形成第二主图样107。例如，可以在相对于第一主图样104垂直 的方向上形成作为第偶数个(奇数个)金属图样的第二主图样107。
然后，可以在其上和/或上方形成有第二主图才羊107的层上和/ 或上方以与第二主图样107平行的方向形成第二虚拟图样108。因 此，可以在与第二主图样107平行的方向上形成第二虚拟图样108, 使得可以确保插入虚拟图样的区域，以及可以增加图样密度。可以 同时形成第二主图样107和第二虚拟图样108。
此后，可以在包括第二主图样107和第二虚拟图样108的第一 层间介电层101上和/或上方形成第二层间介电层102。
根据本发明的实施例，半导体器件可以包括其他的虚拟图样， 同时通过考虑到主图样的形状和方向在每个金属层中插入虚拟图 样来增加图样密度。可通过在与主图样相同的方向上形成虚拟图样 来增加图样的 一致性。可以根据确保图样一致性来获得每个图样的 恒定临界直径(CD)，并且可以通过在与主图样相同的方向上形成虚拟图样，来冲艮据主图样和虚拟图样的失见则方向来简^匕设计处理和 制造工艺。
尽管已经参照多个示例性实施例描述了实施例，但应该明白， 本领域的技术人员可以设计许多其他的修改和实施例，这些修改和 实施例均落在本发明原理的精神和范围内。更具体地，可以对7>开 范围、附图和所附^又利要求内的部件和/或主题组合配置进4亍各种变 化和》务改。除部件和/或配置的变化和l'务改之外，对本领域^支术人员 来i兌其他可选方式是显而易见的。
权利要求
1. 一种半导体器件，包括第一主图样，形成在衬底上；以及第一虚拟图样，在形成有所述第一主图样的层上以与所述第一主图样平行的方向形成。
2. 根据权利要求1所述的半导体器件，还包括第二主图样，在与形成有所述第一主图样的层不同的层 上以与所述第一主图样垂直的方向形成；以及第二虚拟图样，形成在与所述第二主图样平行的方向上， 并形成在与所述第二主图样相同的层上。
3. 根据权利要求2所述的半导体器件，还包括第三主图样，所述 第三主图样将所述第一主图样电连接至所述第二主图样。
4. 根据权利要求2所述的半导体器件，其中，所述第一主图样和 所述第二主图样中的至少一个是金属图样。
5. 根据权利要求4所述的半导体器件，其中，所述第一虚拟图样 和所述第二虚拟图样中的至少一个是金属虛拟图样。
6. 根据权利要求5所述的半导体器件，其中，所述第三主图样是 接触图样。
7. 根据权利要求2所述的半导体器件，还包括第一层间介电层， 所述第 一层间介电层形成在包括所述第 一主图样和所述第一 虚拟图样的半导体衬底上。
8. 根据权利要求7所述的半导体器件，还包括第二层间介电层， 所述第二层间介电层形成在包括所述第二主图样和所述第二 虚拟图样的所述第 一层间介电层上。
9. 一种半导体器件的制造方法，包括以下步骤在衬底上形成第一主图样；以及然后在与形成有所述第 一主图样的层相同的层上以与所 述第一主图样平行的方向形成第一虚拟图样。
10. 根据权利要求9所述的方法，还包括在与形成有所述第一主图样的层不同的层上以与所述第 一主图样垂直的方向形成第二主图样；以及在与形成有所述第二主图样的层相同的层上以与所述第 二主图样平行的方向形成第二虚拟图样。
11. 根据权利要求10所述的方法，还包括形成将所述第一主图 样电连接至所述第二主图样的第三主图样。
12. 根据权利要求11所述的方法，其中，形成所述第三主图样包 :括以下步艰纟在第一层间介电层中形成孔；然后用金属层填充所述孔；以及然后在所述金属层上执行平面化处理。
13. 根据权利要求12所迷的方法，其中，使用光刻处理形成所述 孑L。
14. 根据权利要求IO所述的方法，其中，所述第一主图样和所述 第二主图样中的至少一个是金属图样。
15. 根据权利要求14所述的方法，其中，所述第一虛拟图样和所 述第二虚拟图样中的至少一个是金属虚拟图样。
16. 根据权利要求12所述的方法，还包括在包括所述第一主图 样和所述第 一虚拟图样的所述衬底上形成所述第 一层间介电 层。
17. 根据权利要求16所述的方法，其中，所述第三主图样是接触 图样。
18. 根据权利要求10所述的方法，还包括在包括所述第二主图 样和所述第二虚拟图样的所述第 一层间介电层上形成第二层 间介电层。
19. 一种半导体器件的制造方法，包括以下步骤在衬底上形成第一主图样；在与形成所述第一主图样的层相同的层上以与所述第一 主图样平行的方向形成第 一虚拟图样；在包括所述第一主图样和所述第一虚拟图样的所述衬底 上形成第一层间介电层；形成延伸通过所述第一层间介电层的第三主图样，以将 所述第一主图样电连接至所述第二主图样；在与所述第一主图样垂直的方向上，在所述第一层间介 电层上形成第二主图样；以及在与所述第二主图样平行的方向上，在所述第一层间介 电层上形成第二虚拟图样。
20. 根据权利要求19所述的方法，还包括在形成所述第二虚拟 图样之后，在包括所述第二主图样和所述第二虛拟图样的所述 衬底上形成第二层间介电层。
全文摘要
本发明公开了半导体器件及其制造方法。该半导体器件包括第一主图样，形成在衬底上；以及第一虚拟图样，在形成有第一主图样的层上以与第一主图样平行的方向形成。可以插入其他虚拟图样，并且可以通过考虑到主图样的形状和方向将虚拟图样插入到每个金属层来增加图样密度。
文档编号H01L21/70GK101304024SQ200810096799
公开日2008年11月12日 申请日期2008年5月9日 优先权日2007年5月10日
发明者曹甲焕, 李相熙 申请人:东部高科股份有限公司