专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件，更具体地说，涉及包括熔丝图案的半 导体器件，该熔丝图案形成为具有低熔点的导电性聚合物层，并且可 以在低温下容易地切割，因此可以提高修复效率。
背景技术：
在制造半导体器件时，即使器件的多个单元中只有一个出现瑕 疵，则该器件便不能作为存储器来使用并被视为不良品。
但是因为该存储器中的一个单元有瑕疵就废弃该器件，从成品 率来看是不经济的。
要修复整个存储器，可用预先安装在存储器件中的冗余单元来 取代有瑕疵的单元，如此便能提高成品率。
利用冗余单元进行修复的方法包括使用设置在每个单元阵列 中的冗余字线或冗余位线，来取代有瑕疵的正常字线或是有瑕疵的正 常位线。
当在处理晶片后的测试中发现有瑕疵的单元时，内部电路执行 程序，以冗余单元的地址来取代对应于该瑕疵单元的地址。因此，在 实际使用时输入对应于该瑕疵单元的地址信号，以存取该冗余单元的 数据。
通常，该程序系统包括使用激光束来烧灼并烧断熔丝，以取代 地址路径。因此，常见的存储器件包括构造成能用激光照射并烧断熔 丝以取代地址路径的熔丝单元。熔丝是指用激光来照射而切割的线， 而熔丝盒则是指切割部位及其周围区域。
熔丝单元具有多个熔丝组。 一个熔丝组可以取代一条地址路径。 熔丝盒中熔丝组的数量是由存储器件中的冗余字线或冗余位线的数 量所决定的。一般说来，制造半导体器件的方法包括形成层间绝缘膜，该 层间绝缘膜在半导体基板的熔丝区域上被平坦化；在层间绝缘膜上形 成金属熔丝；以及在半导体基板上形成绝缘膜与保护膜，以覆盖该金 属熔丝。
蚀刻保护膜与绝缘膜的一部分以形成熔丝的开放区域，从而在 局部烧断区域的金属熔丝上方残留特定厚度的绝缘膜。采用激光照射 该熔丝的开放区域，并且实施烧断工序以切割特定的金属熔丝。
由于绝缘膜具有类似玻璃的性质，因此激光的能量并不会被绝 缘膜吸收，而是会通过该绝缘膜。因此，大部分的激光能量被金属熔 丝所吸收。金属熔丝因为激光的能量而发生热膨胀， 一旦热膨胀达到 临界点，金属熔丝周围的绝缘膜便会破裂。结果，金属熔丝会立即蒸 发并且被物理切断。
然而，由于金属熔丝的良好热传导性会分散掉烧断工序中的激 光能量，因此无法实施高效的修复工序。在绝缘膜破裂时所产生的应 力也会影响到芯片。此外，由于激光的能量会根据金属熔丝上所残留 的绝缘膜的厚度而改变，因此控制熔丝的切割并不容易。此外，由于 一个晶片中的阶梯差异，所以要调节金属熔丝上方残留的绝缘膜的所 需厚度也很困难。
发明内容
本发明的各种实施例涉及包括熔丝图案的半导体器件，该熔丝 图案形成为具有低熔点的导电性聚合物层，并且可以在低温下容易地 切割，因此可以提高修复效率。
本发明的各种实施例旨在避免由于绝缘膜没有残留在熔丝图案 上而使得在烧断工序中由层间绝缘膜的应力而产生裂痕。
根据本发明的一个实施例， 一种半导体器件包括熔丝图案，
其包括形成在烧断区域内的导电性聚合物层；熔丝连接图案，其将所
述熔丝图案电连接；以及熔丝盒结构，其使所述烧断区域中的熔丝图
案暴露出o
根据本发明的一个实施例， 一种制造半导体器件的方法包括在半导体基板上形成第一和第二熔丝连接图案；在包括所述第一和第 二熔丝连接图案在内的半导体基板上形成层间绝缘膜；蚀刻所述层间 绝缘膜以形成模型区域，所述模型区域使所述第一和第二烙丝连接图 案之间的半导体基板暴露出；形成填充所述模型区域的导电性聚合物 层；以及将所述导电性聚合物层和所述层间绝缘膜平坦化，以形成熔 丝图案。
根据本发明的一个实施例， 一种制造半导体器件的方法包括 在半导体基板上形成第一和第二熔丝连接图案；在包括所述第一和第
二熔丝连接图案在内的半导体基板上形成层间绝缘膜；蚀刻所述层间 绝缘膜以形成模型区域，所述模型区域包括设置在所述第一和第二熔 丝连接图案之间的凹陷部；形成填充所述模型区域的导电性聚合物 层；以及将所述导电性聚合物层和所述层间绝缘膜平坦化，以形成熔 丝图案。
图1是示出根据本发明实施例的半导体器件的制造方法的平面图。
图2a到图2g是示出根据本发明实施例的半导体器件的制造方 法的剖视图。
图3a到图3f是示出根据本发明实施例的半导体器件的制造方法 的剖视图。
图4是示出根据本发明实施例的烧断工序的三维图。
具体实施例方式
图1是示出根据本发明实施例的半导体器件的制造方法的平面图。
熔丝100包括熔丝连接图案102与熔丝图案104。熔丝连接图案 102包括直线型的第一熔丝连接图案102a与第二熔丝连接图案102b。 第一熔丝连接图案102a与第二熔丝连接图案102b之间的距离dl是 考虑到烧断工序中微型加热针的临界尺寸(CD)而形成的。举例来说，如果微型加热针的CD为500纳米，第一熔丝连接 图案102a与第二熔丝连接图案102b之间的距离dl在从500至550 纳米的范围内。熔丝连接图案102包含与单元区域的第一金属线相同 的材料，例如铝(Al)。
熔丝图案104设置在第一熔丝连接图案102a与第二熔丝连接图 案102b之间，并与内部电路电连接。形成于烧断区域内的熔丝图案 104被激光束烧掉或是以微型加热针来切割。熔丝图案104的形状选 自包括椭圆形、圆形、矩形以及其组合的群组。
直线型的熔丝图案104的主轴宽度d2是考虑到烧断工序中所使 用的激光束的光点尺寸而形成的。该熔丝图案104包括作为金属聚合 物层的导电性聚合物层。
图2a到图2g是沿着图1的线A-A，截取的剖视图，其示出根 据本发明实施例的半导体器件的制造方法。
参见图2a，在半导体基板200的熔丝盒区域上形成第一层间绝 缘膜202。该第一层间绝缘膜202包括氧化膜。在该第一层间绝缘膜 202上形成第一熔丝连接图案204a以及第二熔丝连接图案204b。第 一熔丝连接图案204a与图1所示的第一熔丝连接图案102a相同，而 第二熔丝连接图案204b与图1所示的第二熔丝连接图案102b相同。
第一熔丝连接图案204a和第二熔丝连接图案204b都形成为直 线型。在后续工序中要形成的熔丝图案电连接至内部电路。第一熔丝 连接图案204a和第二熔丝连接图案204b包含与形成在单元区域内的 第一金属线相同的材料，例如铝(Al)。第一熔丝连接图案204a与 第二熔丝连接图案204b都形成为具有在约4500至约5500A的范围 内的厚度。
参见图2b，在包括第一熔丝连接图案204a与第二熔丝连接图案 204b在内的半导体基板上形成第二层间绝缘膜206。第二层间绝缘膜 206包括厚度在约8000至约11000A的范围内的氧化膜。
参见图2c，使用限定熔丝图案形状的掩模通过光蚀刻工序来蚀 刻第二层间绝缘膜206，以形成模型区域207，该模型区域207使第 一熔丝连接图案204a与第二熔丝连接图案204b之间的第一层间绝缘膜202暴露出。掩模的形状是矩形。掩模的形状也可以选自包括椭圆 形、圆形以及其组合的群组。
参见图2d，在第二层间绝缘膜206上以及模型区域207内形成 熔丝材料膜208。熔丝材料膜208包括具有低熔点的导电性聚合物层， 并且是经由固化处理而形成的。
导电性聚合物层包括金属聚合物层。该金属聚合物层是通过混 合作为溶质的纳米金属粉末以及作为溶剂的聚合物而形成的。该金属 粉末包括选自一个群组的金属，所述群组包括铝、金、铜及其组合。 该聚合物则包括光阻剂或感光性聚酰亚胺。
将金属粉末的量加以混合，以便使熔丝材料膜208展现出导电 性。举例来说，当使用光阻剂作为溶剂时，在30毫米的晶片中分配 2毫升的光阻剂，且该金属粉末的用量在从5到2000微克的范围内。 当熔丝图案在X、 Y、 Z各方向上的宽度在从500到1000纳米的范围 内时，考虑熔丝图案的单位体积来确定溶质的量。溶剂具有在从约1 至约5P的范围内的粘度。熔丝材料膜208的固化工序在约110到约 350。C的温度实施约60至约90分钟。
为了让熔丝材料膜208具有导电性，将金属粉末混合到聚合物 层中。或者将该聚合物层与其它的化合物混合，通过氧化与还原反应 产生电子或电荷，也就是所谓的化学惨杂法。此外，也可使用对聚合 物层施加外部偏压的电掺杂法。也可以将N型或P型杂质植入聚合 物层中。
参见图2e到图2g，将熔丝材料膜208与第二层间绝缘膜206平 坦化，以形成熔丝图案208a。熔丝图案208a与图1所示的熔丝图案 104是相同的。平坦化工序通过选自一个群组的方法来实施，所述群 组包括化学机械抛光(CMP)法、回蚀法、空白蚀刻(blank etch)
法及其组合。
以下详述如何形成熔丝图案208a。空白蚀刻熔丝材料膜208以 暴露出第二层间绝缘膜206。湿式蚀刻第二层间绝缘膜206的一部分 厚度，以移除残留在第二层间绝缘膜206上的熔丝材料膜208。实施 湿式蚀刻工序，直到剩下的第二层间绝缘膜206在从约7000到约10000A的范围内。对第二层间绝缘膜206以及熔丝材料膜208实施 CMP工序，从而得到熔丝图案208a。熔丝图案208a形成为其厚度为 第一熔丝连接图案204a与第二熔丝连接图案204b的厚度的1.0 1.2 倍。
在熔丝图案208a与第二层间绝缘膜206上形成绝缘膜。绝缘膜 包括第三层间绝缘膜210、第四层间绝缘膜212、第一保护膜214、 第二保护膜216和锁状聚酰亚胺有机材料(polymide isoindro quirazorindione， PIQ)膜218。第三层间绝缘膜210包括在从约5000 到约6000A的范围内的氧化膜。
第四层间绝缘膜212包含第二金属线的接触插塞(未显示)、 第二金属线(未显示)、第三金属线的接触插塞(未显示)、第三金 属线(未显示)。形成第四层间绝缘膜212的工序是常用的工序，不 在此解释。第一保护膜214包括氧化膜，第二保护膜216包括氮化膜。
使用修复掩模通过光蚀刻工序，来蚀刻PIQ膜218、第二保护 膜216、第一保护膜214、第四层间绝缘膜212和第三层间绝缘膜210， 以形成露出熔丝图案208a的烧断区域220。形成熔丝盒结构。
实施烧断工序以切割对应于瑕疵地址的熔丝图案208a。烧断工 序包括采用激光束烧灼熔丝图案208a和采用微型加热针切割熔丝图 案208a。激光束包括选自KrF (248纳米)、ArF (193纳米)、F2 (157纳米)、EUV (13纳米)和I线(365纳米)的激光束。
图3a到图3f是示出根据本发明实施例的半导体器件的制造方法 的剖视图。
参见图3a，在半导体基板300的熔丝盒区域上形成第一层间绝 缘膜302。第一层间绝缘膜302包括氧化膜。在第一层间绝缘膜302 上形成第一熔丝连接图案304a与第二熔丝连接图案304b。第一熔丝 连接图案304a与图1所示的第一熔丝连接图案102a相同，而第二熔 丝连接图案304b与图l所示的第二熔丝连接图案102b相同。
第一熔丝连接图案304a与第二熔丝连接图案304b都形成为直 线型。后续工序中要形成的熔丝图案电连接至内部电路。第一熔丝连 接图案304a和第二熔丝连接图案304b包含与形成在单元区域内的第一金属线相同的材料，例如铝(Al)。第一熔丝连接图案304a与第 二熔丝连接图案304b都形成为具有在约4500至约5500A的范围内 的厚度。
在包括第一熔丝连接图案304a与第二熔丝连接图案304b在内 的半导体基板300上形成第二层间绝缘膜306。第二层间绝缘膜306 包括厚度在约8000至约11000A的范围内的氧化膜。
使用限定局部熔丝图案的掩模通过光蚀刻工序来蚀刻第二层间 绝缘膜306，以暴露出位于第一熔丝连接图案304a与第二熔丝连接 图案304b之间的第一层间绝缘膜302。蚀刻第一层间绝缘膜302，以 形成包括凹陷部308的模型区域309。
掩模的形状是矩形。掩模的形状也可以选自包括椭圆形、.圆形 及其组合的群组。凹陷部308形成为具有从约500到约1000A的深 度。第一层间绝缘膜302的蚀刻工序是通过干式蚀刻法或湿式蚀刻法 来实施的。
凹陷部308形成为具有与第一熔丝连接图案304a和第二熔丝连 接图案304b之间的间距相同的间距，或在干式蚀刻工序中形成为具 有底切的形式。凹陷部308通过湿式蚀刻工序而形成为具有底切的形 式。图3a示出当凹陷部308的侧壁形成为具有与第一熔丝连接图案 3 04 a和第二熔丝连接图案3 04b之间的间距相同的间距时，还进 一 步 蚀刻凹陷部308的侧壁。
参见图3b，在包括模型区域309在内的第二层间绝缘膜306上 形成熔丝材料膜310。熔丝材料膜310包括具有低熔点的导电性聚合 物层，并且是经由固化处理所形成的。导电性聚合物层是金属聚合物 层。
导电性聚合物层包括金属聚合物层。金属聚合物层是通过混合 作为溶质的纳米金属粉末以及作为溶剂的聚合物所形成的。金属粉末 包括选自一个群组的金属，所述群组包括铝、金、铜及其组合。聚合 物包括光阻剂或感光性聚酰亚胺。溶剂具有在从约1至约5P的范围 内的粘度。熔丝材料膜310的固化工序在约110到约35(TC的温度实 施约60至约90分钟。为了让熔丝材料膜310具有导电性，将金属粉末混合到聚合物 层中。或者将聚合物层与其它的化合物混合，以通过氧化与还原反应 产生电子或电荷，也就是所谓的化学掺杂法。此外，也可使用对聚合 物层施加外部偏压的电掺杂法。也可以将N型或P型杂质植入聚合 物层中。
参见图3c，将熔丝材料膜310与第二层间绝缘膜306平坦化， 以形成熔丝图案310a，直到暴露出第一熔丝连接图案304a与第二熔 丝连接图案304b为止。熔丝图案310a与图1所示的熔丝图案104 是相同的。熔丝材料膜310与第二层间绝缘膜306的平坦化工序通过 选自一个群组的方法来实施，所述群组包括化学机械抛光(CMP) 法、回蚀法、空白蚀刻法及其组合。
在熔丝图案310a与第二层间绝缘膜306上形成绝缘膜。绝缘膜 包括第三层间绝缘膜312、第四层间绝缘膜314、第一保护膜316、 第二保护膜318和PIQ膜320。第三层间绝缘膜312包括在从约5000 到约6000A的范围内的氧化膜。
第四层间绝缘膜314包含第二金属线的接触插塞(未显示)、 第二金属线(未显示)、第三金属线的接触插塞(未显示)、第三金 属线(未显示)。形成第四层间绝缘膜316的工序是常用的工序，不 在此解释。第一保护膜316包括氧化膜，第二保护膜318包括氮化膜。
使用修复掩模通过光蚀刻工序，来蚀刻聚酰亚胺膜320、第二保 护膜318、第一保护膜316、第四层间绝缘膜314和第三层间绝缘膜 312，以形成露出熔丝图案310a的烧断区域322。形成熔丝盒结构。
实施烧断工序来切割对应于瑕疵地址的熔丝图案310a。烧断工 序包括采用激光束烧灼熔丝图案310a，以及采用微型加热针挤压熔 丝图案310a而使其具有高电阻的状态。激光束包括选自KrF (248 纳米)、ArF (193纳米)、F2 (157纳米)、EUV (13纳米)、I 线(365纳米)的激光束。
图4是示出根据本发明实施例的烧断工序的三维图。
参见图4，在半导体基板400的熔丝盒区域上，形成直线型的第 一熔丝连接图案402a与第二熔丝连接图案402b。在第一熔丝连接图案402a与第二熔丝连接图案402b之间形成熔丝图案404。第一熔丝 连接图案402a与图1所示的第一熔丝连接图案102a相同，而第二熔 丝连接图案402b与图1所示的第二熔丝连接图案102b相同。熔丝图 案404与图1所示的熔丝图案104相同。形成熔丝盒结构406，以暴 露出烧断区域中的熔丝图案404。
当在烧断工序中使用微型加热针408时，图2a到图2g的实施 例和图3a到图3f的实施例之间的差异如下。
图2a到图2g所示的实施例包括移动微型加热针头408来切割 熔丝图案404。移动的方向是垂直于熔丝图案404的主轴方向。
图3a到图3f所示的实施例包括采用微型加热针408挤压熔丝图 案404，从而使熔丝图案404具有高电阻的状态。也就是说，在熔丝 图案内并不会有电流流动，从而具有与切断熔丝图案404时相同的状 态。
如前所述，根据本发明的实施例，制造半导体器件的方法包括 由具有低熔点的导电性聚合物层来形成熔丝图案，熔丝图案可以在低 温下容易地切割，因此可以提高修复效率。
本方法还能避免在烧断的工序中由于层间绝缘膜的应力而产生 裂痕，这是因为绝缘膜并没有残留在熔丝图案上的缘故。
本发明的上述实施例是示例性的而非限制性的。各种替代及等 同的方式都是可行的。本发明并不限于本文所述的沉积、蚀刻、抛光、 图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举 例来说，本发明可以用于动态随机存取存储(DRAM)器件或非易失 性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见 的，并且落入所附权利要求书的范围内。
本申请要求2008年3月11日提交的韩国专利申请No. 10-2008-0022619的优先权，该韩国专利申请的全部内容以引用的方 式并入本文。
权利要求
1. 一种半导体器件，包括第一和第二熔丝连接图案，其彼此隔开一段距离；熔丝图案，其连接所述第一和第二熔丝图案，并包括形成在所述第一和第二熔丝连接图案之间的导电性聚合物层；以及熔丝盒结构，其使所述熔丝图案暴露出。
2. 根据权利要求1所述的半导体器件，其中， 所述导电性聚合物层包括金属聚合物层。
3. 根据权利要求1所述的半导体器件，其中，所述熔丝图案具有与所述第一和第二熔丝连接图案大致相同的咼度。
4. 根据权利要求1所述的半导体器件，其中， 所述熔丝图案突出至所述第一和第二熔丝连接图案之上。
5. 根据权利要求1所述的半导体器件，其中， 所述熔丝图案突出至所述第一和第二熔丝连接图案之下。
6. —种制造半导体器件的方法，所述方法包括 在半导体基板上形成第一和第二熔丝连接图案； 在包括所述第一和第二熔丝连接图案在内的半导体基板上形成层间绝缘膜；蚀刻所述层间绝缘膜以形成模型区域，所述模型区域使所述半 导体基板在所述第一和第二熔丝连接图案之间的部分暴露出； 形成填充所述模型区域的导电性聚合物层；以及 将所述导电性聚合物层和所述层间绝缘膜平坦化，以形成熔丝 图案。
7. 根据权利要求6所述的方法，其中， 所述第一和第二熔丝连接图案包含金属线材料。
8. 根据权利要求6所述的方法，其中，蚀刻所述层间绝缘膜的步骤是使用限定熔丝图案形成区域的掩 模通过光蚀刻工序而实施的。
9. 根据权利要求8所述的方法，其中， 所述掩模的形状是矩形。
10. 根据权利要求8所述的方法，其中， 所述掩模的形状是椭圆形或圆形。
11. 根据权利要求6所述的方法，其中， 所述导电性聚合物层包括金属聚合物层。
12. 根据权利要求11所述的方法，其中，所述金属聚合物层是通过混合作为溶质的纳米金属粉末以及作 为溶剂的聚合物而形成的。
13. 根据权利要求12所述的方法，其中，所述金属粉末包括选自一个群组的金属，所述群组包括铝、金、 铜及其组合。
14. 根据权利要求12所述的方法，其中， 所述聚合物包括光阻剂或感光性聚酰亚胺。
15. 根据权利要求12所述的方法，其中， 所述聚合物具有在从1至5P的范围内的粘度。
16. 根据权利要求6所述的方法，还包括在形成所述导电性聚合物层之后固化所述导电性聚合物层。
17. 根据权利要求16所述的方法，其中，所述导电性聚合物层的固化在110到35(TC的温度下实施60至 90分钟。
18. 根据权利要求6所述的方法，其中，将所述导电性聚合物层平坦化的步骤是通过选自一个群组的方 法而实施的，所述群组包括化学机械抛光法、回蚀法、空白蚀刻法及 其组合。
19. 根据权利要求6所述的方法，在形成熔丝图案之后还包括 在包括所述熔丝图案在内的半导体基板上形成绝缘膜；以及 使用修复掩模通过光蚀刻工序来蚀刻所述绝缘膜，以形成使所述熔丝图案暴露出的烧断区域。
20. 根据权利要求6所述的方法，还包括 使用激光束或微型加热针来烧断所述熔丝图案。
21. —种制造半导体器件的方法，所述方法包括 在半导体基板上形成第一和第二熔丝连接图案；在包括所述第一和第二熔丝连接图案在内的半导体基板上形成 层间绝缘膜；蚀刻所述层间绝缘膜以形成模型区域，所述模型区域包括设置 在所述第一和第二熔丝连接图案之间的凹陷部；形成填充所述模型区域的导电性聚合物层；以及 将所述导电性聚合物层和所述层间绝缘膜平坦化，以形成熔丝图案。
22. 根据权利要求21所述的方法，其中， 所述凹陷部形成为具有在从500到1000A的范围内的深度。
23. 根据权利要求21所述的方法，其中，所述导电性聚合物层被平坦化，以暴露出所述第一和第二熔丝 连接图案。
24. 根据权利要求21所述的方法，还包括 使用激光束或微型加热针来烧断所述熔丝图案。
全文摘要
本发明公开一种半导体器件及其制造方法，该半导体器件包括由具有低熔点的导电性聚合物层所形成的熔丝图案。该熔丝图案可以在低温下容易地切割，因此可以提高修复效率。该半导体器件包括第一和第二熔丝连接图案，其彼此隔开一段距离；熔丝图案，其连接第一和第二熔丝连接图案，并包括形成在第一和第二熔丝连接图案之间的导电性聚合物层；以及熔丝盒结构，其使熔丝图案暴露出。
文档编号H01L21/768GK101533828SQ200810099708
公开日2009年9月16日 申请日期2008年5月21日 优先权日2008年3月11日
发明者朴亨镇 申请人:海力士半导体有限公司