专利名称：侧向dmos器件及其制造方法
技术领域：
本发明涉及一种半导体器件，更特别地，涉及一种侧向双扩散 MOSFET (以下，称为'LDMOS，)及其制造方法。
背景技术：
双极-CMOS-DMOS (BCD)处理是一种片上系统(SOC )技 术，其广泛用于自动化应用、打印头驱动、监控等。LDMOS可用 作BCD处理中的主要器件，并主要使用在功率集成电路(PIC)中。 LDMOS器件与双才及晶体管相比具有高输入阻抗，乂人而具有大功率 增益和简单栅极驱动电路。此外，由于LDMOS器件是单极器件， 当断开该器件时，不存在由存储或重组少凄t载体而导致的时延。如示例图1中所示，才是供了一种具有驱动电感负载的LDMOS 器件ml和m2的推冲免式结构或桥式结构，。二才及管表示LDMOS器 件的体二4及管。LDMOS器件ml和m2通过电流路径Iml和Im2 来马区动电感负载。在下文中，LDMOS ml称、为高侧LDMOS，而 LDMOS m2称为^[氐侧LDMOS。如示例图2中所示，提供了一种普通高侧LDMOS，其包括P 型半导体衬底202，其具有在其上和/或其上方形成的N型埋层204 以及P型外延层。N型埋层204可用于减小乂人P型体(P-type body ) 210延伸出的耗尽层的宽度，因此，当向N+型漏极区218加载电压 时，该N型埋层可充分提高击穿电压。进一步，当在用作衬底的单 晶晶片上提取气态的半导体晶体时，P型外延层用来使晶体沿着P 型衬底202的晶轴生长，并减小P型衬底202的电阻。然后，在P 型半导体衬底202上和/或上方形成N型深阱206，并在实施用于形 成N型深阱206的离子注入时通过对P型半导体衬底202涂覆掩模 来形成深阱切除区(cutout area) 208。 P型体210形成于N型深阱 206中。通过向栅极区214加载偏置电压，在P型体210表面附近 形成沟道区域，该沟道区域在P型体210和N型深阱206间的4妄触 表面与N+型源极区220之间。当实施用于形成N型深阱206的离 子注入时通过对P型半导体衬底202涂覆掩才莫来形成深阱切除区 208，因此，在接通高侧LDMOS的情况下，当给N+型漏极区218 加载高电压时，该深阱切除区用来4是高击穿电压。然后，在有源区 和场区(field area)上形成绝*彖层212,该绝》彖层包4舌热生长(thermally grown )的场效应氧化薄膜(i者如二氧化石圭薄膜)。然后， 形成4册才及区214并形成浅N型阱216 ( shallow N-type well )、 N+型 源极区220、 N+型漏极区218、以及用于增强与P型体210的接触(contact)的P+型杂质层222。穿。当工作电压升高时，栅极边缘的电场升高，体电流增大，而长 期安全工作区(SOA)的能力下降。因此，在BCD处理中;^艮难实 现具有更高工作电压的LDMOS。为了提高击穿电压，可以使用这 样一种方法，在该方法中增加P型外延层的厚度并且加宽深阱切除 区208的宽度。然而，这种方法同样会导致LDMOS器件的导通电阻(Rsp)增加，因此，这种方法不适于4是高LDMOS器件的整体实 用性。发明内容实施例涉及一种半导体器件，更特别地，涉及一种侧向双扩散 MOSFET(以下，称为"LDMOS")及其制造方法，其中新添加了 N型调节层(adjusting layer),用来增加P型外延层的厚度，加宽 深阱切除区的宽度以及提高击穿电压，同时不降低LDMOS器件的 导通电阻性质。实施例涉及一种侧向DMOS器件，其具有在第一导电型半导 体衬底上和/或上方限定的有源区和场区，并且可包括以下步骤中的 至少一个在第一导电型半导体衬底上和/或上方形成第二导电型深 阱和第二导电型调节层，该第二导电型调节层位于第二导电型深阱 中；在第二导电型深阱中形成第一导电型体；在有源区和场区形成 绝缘层；在有源区形成栅极区；以及然后在第一导电型体中形成第 二导电型源极区并在第二导电型深阱中形成第二导电型漏极区。实施例涉及一种侧向DMOS器件，其可包括以下步骤中的至 少一个提供具有有源区和场区的第一导电型半导体村底；然后在 第一导电型半导体衬底上形成第二导电型深阱；然后形成第二导电 型调节层，其位于第一导电型半导体衬底上的第二导电型深阱中； 然后在第二导电型深阱中形成第一导电型体；然后在场区和有源区 中的第 一导电型半导体村底上形成绝缘层；然后在有源区中的第一 导电型半导体衬底上形成栅极区；然后在第一导电型体中形成第二 导电型源极区；以及然后在第二导电型深阱中形成第二导电型漏极 区。实施例涉及一种LDMOS器件，其具有在第一导电型半导体衬 底上和/或上方限定的有源区和场区，并且可包4舌以下多个部分中的 至少一个第二导电型深阱，其形成在第一导电型半导体村底上和 /或上方；第二导电型调节层，其位于第二导电型深阱中；第一导电 型体，其形成在第二导电型深阱中；绝缘层，其形成在有源区和场 区；栅极区，其形成在有源区；第二导电型源极区，其形成在第一 导电型体中；以及第二导电型漏极区，其形成在第二导电型深阱中。 根据实施例，尽管第一导电型是P型而第二导电型是N型，但是第 一导电型可为N型而第二导电型可为P型。
实施例涉及一种LDMOS器件，其可包括以下多个部分中的至 少一个第一导电型半导体衬底，其具有有源区和场区；第二导电 型深阱，其形成在第一导电型半导体衬底上；第二导电型调节层， 其位于第二导电型深阱中；第一导电型体，其形成在第二导电型深 阱中；绝缘层，其形成于场区和有源区中的第一导电型半导体衬底 上；栅极区，其形成在有源区中的第一导电型半导体衬底上；第二 导电型源极区，其形成在第一导电型体中；以及第二导电型漏才及区， 其形成在第二导电型深阱中。
示例图1和图2示出了具有驱动电感负载的LDMOS器件的推 4免式结构或桥式结构和高侧LDMOS。
示例图3A和图3B才艮据实施例分别示出了高侧LDMOS和低 侧LDMOS。
示例图4A到图4D根据实施例示出了具有85V工作电压的高 侧LDMOS。示例图5A到图5B根据实施例示出了曲线图，该曲线图根据 高侧LDMOS器件和高测LDMOS器件中的深阱切除区的宽度变化 来对击穿电压的变化和导通电阻的变化进4于比4交。示例图6 4艮据实施例示出了曲线图，该曲线图对具有50V工作 电压的高侧LDMOS器4牛的体电流与具有85V工作电压的高侧 LDMOS和低侧LDMOS的体电流进行比较。
具体实施方式
现在将详细地参考本发明的优选实施例，其示例在附图中示 出。无论何处，将在所有的附图中使用相同的参考编号来表示相同 或相似的元件。如示例图3A中所示，4艮据实施例，高侧LDMOS可包括P 型半导体^)"底302，其具有形成在其上和/或其上方的N型i里层304; 以及P型外延层，其具有厚度P-EPI。 N型埋层304可用来减小从 P型体310延伸的耗尽层的宽度，从而当向N+型漏极区318力口载电 压时，可充分提高击穿电压。P型外延层可用来减小衬底302的阻 抗。然后，可在P型半导体衬底302上和/或上方形成N型深阱306。 在实施用于形成N型深阱306的离子注入时，通过对P型半导体衬 底302涂覆掩才莫来在衬底302上和/或上方形成与N型深阱306相 邻的深阱切除区308。这意p木着，当实施用于形成N型-果阱306的 离子注入时通过对P型半导体^)"底302涂覆4奄才莫可形成深阱切除区 308,从而，在接通高侧LDMOS的情况下，当给N+型漏极区318 加载高电压时该深阱切除区可用来^是高击穿电压。p型体310可在N型深阱306中形成，也可在形成在N型深阱306的内侧上的深阱 切除区308中形成。为了提高击穿电压，深阱切除区308的宽度可比具有相同导通电阻的LDMOS器件的宽度宽。因此，根据实施例， 深阱切除区308可为低浓度P型，而具有较小宽度的深阱切除区为 N型。通过向栅极区314加载偏置电压，可在P型体310的表面附 近形成沟道区域，该沟道区域在P型体310和N型调节层324间的 接触表面与N+型源极区320之间。可通过在实施了用于形成N型 深阱306的离子注入之后实施离子注入以及随后通过实施4,进型 (drive-in)或扩散处理来形成N型调节层324。然后，绝纟彖层312 可形成在有源区和场区上，在有源区上形成4册才及区314。可在N型 深阱306中形成浅N型阱316和N+型漏才及区318。 N+型源才及区320 可形成在P型体310中，并形成用于增强与P型体310的4妾触的 P+型杂质层322。为了提高击穿电压，提出了一种方法，在该方法中，与制造具 有相同工作电压的LDMOS的方法相比，增加了 P型外延层的厚度 并加宽了深阱切除区的宽度。可是，这种方法导致LDMOS器件的 导通电阻(Rsp)的增加。因此，根据实施例，提出了一种方法，在 该方法中，增加了 P型外延层的P-EPI厚度并加宽了深阱切除区308 的宽度以提高击穿电压，并添加了 N型调节层324以降低LDMOS 器件的导通电阻。根据实施例，N型调节层324可被添加到LDMOS 器件中，该LDMOS器件具有40V到60V之间(优选为50V )的 工作电压。P型外延层可具有7.0(am到7.2lam之间(优选为7.1pm) 的厚度，而深阱切除区308可具有O(im到2pm之间(优选为1.5nm ) 的宽度。此外，才艮据实施例，LDMOS器件可具有70V到90V之间 (优选为85V)的工作电压，P型外延层可具有7.5pm到8.0(im之 间(优选为7.6pm )的厚度，而深阱切除区308可具有3[mi到5|im 之间(优选为4nm)的宽度，与具有50V工作电压的LDMOS相比， 这样可4是高击穿电压而不增加LDMOS器件的导通电阻。如示例图3B中所示，才艮据实施例，低侧LDMOS可包括N型 调节层324和其他部分，该其他部分具有与示例图3A中所示的高 侧LDMOS的那些部分相同的功能和结构。然而，省略了N型埋层 304,以及深阱切除区308具有与高侧LDMOS的宽度相比更窄的宽度。如示例图4A到图4D中所示，4艮据实施例，用于形成具有70V 到90V之间(优选为85V)的工作电压的高侧LDMOS的方法可包 括纟是供P型半导体衬底402,其具有形成于其上的N型埋层404， 和具有厚度P-EPI的P型外延层。P型外延层的厚度P-EPI可在 7.5nm到8.0(am之间，优选为7.6(im。然后，N型深阱406可形成 在P型半导体衬底402上和/或上方，并且在实施用于形成N型深 阱406的离子注入时可通过对P型半导体衬底402涂覆掩冲莫来形成 深阱切除区408。深阱切除区408具有3pm到5pm之间(优选为 4fim )的宽度DNW-cutout。可通过在浓度在2.5E12离子(ion ) /cm2 到4.0E12离子/cm2之间(优选为3.4E12离子/cm2)以及功率在 800KeV到1000KeV之间(优选为900KeV )的条件下，使用磷(P ) 来实施离子注入以形成N型;果阱406。如示例图4B中所示，可通过4吏用石申(As)来实施离子注入以 及通过随后实施推进型或扩散处理来形成N型调节层424。可在浓 度在0.5E12离子/cm2到1.5E12离子/cm2之间(优选为1.0E12离子 /cm2)以及功率在100KeV到200KeV之间(优选为135KeV)的条 4牛下实施离子注入。可在用于形成N型深阱406的离子注入之后形 成N型调节层424。优选地，N型深阱406同N型调节层424—样 可通过推进型或扩散处理而扩散至预定或期望的深度，因此N型深 阱406和N型调节层424的形成可以同时完成。P型体410可形成 在N型深阱406中和/或N型深阱406的深阱切除区408中。在浓度 在1.0E13离子/cm2到3.0E13离子/cm2之间(优选为2.5E13离子/cm2)以及功率在10KeV到100KeV之间(优选为50KeV )的条件 下，使用硼(B)来实施离子注入，在保留上述硼离子注入中使用 的光刻胶的情况下实施硬烤处理(hardbake)，然后在浓度在5.0E13 离子/cm2到1.0E14离子/cm2(优选为7.5E13离子/cm2)以及功率在 100KeV到200KeV之间(优选为160KeV )的条件下，使用砷(As ) 来实施离子注入，通过上述处理可形成P型体410。如示例图4C中所示，4妄下来可在^H"底402的有源区和场区上 形成绝缘层412。然后可在包括绝缘层412的P型半导体村底402 的表面上和/或上方形成栅极区414。绝缘层412可包括热生长的场 氧化薄膜(field oxide film ),诸如二氧化硅。4册极区414可从随后 形成的N+型源极区420的一个部分的最高表面延伸至绝缘层412 的最高表面，该栅极区包括掺有杂质的多晶硅。可用栅极绝缘材料 将栅极区414从P型半导体衬底402的表面隔离开，该栅极绝缘材 料由氧化物、氮化物、或它们的化合物(即，堆叠的氮化物/氧化物 (NO层)或氧化物/氮化物/氧化物(ONO层))组成。侧壁区413 可形成在4册才及区414的4册电4及的侧壁上。侧壁区413可由氧4匕物(i者 如二氧化硅)或氮化物(诸如氮化硅)组成。如示例图4D中所示，4妄下来可4吏用石粦(P)来实施离子注入以 形成浅N型深阱416。可使用磷(P)或砷(As)来实施离子注入 以形成N+型源才及区420和N+型漏才及区418。可形成用于增强与P 型体410的接触的P+型杂质层422。如示例图5A和图5B中所示，才艮据实施例和在对比或普通的 LDMOS器件中的实施例，曲线图根据高侧LDMOS器件中的深阱 切除区408的宽度变化分别对击穿电压的变化和导通电阻Rsp的变 化进行比较。如示例图5A中所示，横轴代表深阱切除区408的宽度DNW cutout,以pm为测量单位，而纵轴代表击穿电压(BVdss)，以伏特(Volts)为测量单位。才艮据实施例，为了才是高击穿电压，P型外延 层可具有7,5pm到8.0pm (优选为7.6pm)的厚度P-EPI Thk,而深 阱切除区408可具有不同的宽度DNW cutout。此外，与实施例相比， 示出了具有7.0pm到7.2pm (优选为7.1pm )的厚度P-EPI Thk的P 型外延层(以下称为"对比示例1")的情况以及具有7.5|im到8.0[xm(优选为7.6pm )的厚度P-EPI Thk的P型外延层(以下称为"对 比示例2")的情况。如上迷实验结果，由于增加了 P型外延层的厚度，在深阱切除 区408的宽度DNW cutout在3|im到5jim之间(4尤选为4|im )的十青 况下，根据实施例，在高侧LDMOS中的击穿电压最大可上升至98V 到105V之间(优选为104V )，这要高于对比示例1中的击穿电压。如示例图5B中所示，才黄轴 表深阱切除区408的宽度DNW cutout,以|am为测量单位，而纵轴代表LDMOS器件的导通电阻 Rsp,以mQ/cm2为测量单位。在对比示例2的LDMOS器件中，由 于P型外延层的厚度在7.5pm到8.0pm之间(优选为7.6pm),而 ;果阱+刀除区408的宽度DNW cutout在3(am到5(am之间(优选为 4(im),这样击穿电压会很高而导通电阻Rsp同样很高，导通电阻R印 在2.0 mQ/cm2到2.5 mQ/cm2之间(优选为2.3 mQ/cm2 )。可是，在 对比示例1的LDMOS器件中，击穿电压要低于对比示例2的 LDMOS器件中的击穿电压，而对比示例1的LDMOS器件中的导 通电阻Rs"艮〗氐。深阱切除区408更宽的宽度DNW cutout或P型外 延层的厚度P-EPI Thk导致击穿电压和导通电阻都增加。根据实施例，高侧LDMOS器件的N型深阱切除区408具有很 宽的宽度DNW cutout,其在3nm到5pm之间(优选为4(im)，而 其P型外延层具有很厚的厚度P-EPI Thk，其在7.5nm到8.0[am之间(优选为7.6pm),可是该高侧LDMOS器件具有高击穿电压。这 与只十比示例2的LDMOS器4牛的情况相4以。才艮才居实施例，高侧 LDMOS器件同样具有1.4mQ/cm2到1.8 mQ/cm2之间(优选为1.64 mn/cm2)的导通电阻，这要低于对比示例1或对比示例2中的 LDMOS器件的导通电阻。原因在于通过添加掺有杂质的N型调节 层424,导通电阻相对减小了。因此，LDMOS器件典型通常具有厚度为7.0pm到7.2pm之间 (优选为7.1jam)的P型外延层以及宽度为O[im到2pm之间(优 选为1.5pm )的深阱切除区，具有约60V到80V之间(优选为70V ) 的击穿电压以及约40V到60V之间(优选为50V)的工作电压， 根据实施例可将这种LDMOS器件改为这样一种LDMOS器件，其 具有厚度为7.5]am到8.0nm之间(优选为7.6pm)的P型外延层、 宽度为3lam到5[im之间(优选为4pm )的深阱切除区、以及N型 调节层。这种改动可能产生一种大幅增强的LDMOS器件，其具有 约98V到105V之间(优选为100V)的击穿电压以及约70V到90V 之间(优选为85V)的工作电压，同时防止导通电阻增加。如示例图6中所示，曲线图比较了根据实施例产生的高侧 LDMOS器〗牛和4氐侧LDMOS器件的体电流并包4舌普通高侧 LDMOS器件的体电流的前述特性，该普通高侧LDMOS器件具有 40V到60V之间(优选为50V)的工作电压。横轴代表栅极电压， 以伏特为测量单位，而纵轴代表体电流，以10E-5 Amps/pm为测量 单位。才艮据实施例在第一峰值得到的LDMOS器件的体电流^f氐于高 侧LDMOS器件的体电流。也就意味着，根据实施例LDMOS的结 构降低了体电流的第 一峰值，同时具有4艮高的击穿电压而不增加导 通电阻。如上所述，根据实施例在LDMOS器件及其制造方法中，深阱 切除区可具有^艮宽的宽度而外延层具有^艮厚的厚度以提高击穿电压，可另外形成掺有杂质的调节层以防止LDMOS器件的导通电阻 的增加。进一步，可通过普通处理来实现调节层的添加，/人而即使 通过与现有处理相同的处理，调节层的添加也4吏得具有4艮高工作电 压的LDMOS器件的形成成为可能。尽管本文中描述了多个实施例，但是应该理解，本领域技术人 员可以想到多种其H修改和实施例，它们都将落入本/>开的原则的 精神和范围内。更特别地，在本7>开、附图、以及所附4又利要求的 范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各 种4务改和改变。除了组成部分和/或4非列方面的^f奮改和改变以外，可 选地4吏用对本领域4支术人员来i兌是显而易见的选4奪。
权利要求
1.一种方法，包括提供第一导电型半导体衬底，其具有有源区和场区；然后在所述第一导电型半导体衬底上形成第二导电型深阱；然后形成第二导电型调节层，其位于所述第一导电型半导体衬底上的所述第二导电型深阱中；然后在所述第二导电型深阱中形成第一导电型体；然后在所述场区和所述有源区中的所述第一导电型半导体衬底上形成绝缘层；然后在所述有源区中的所述第一导电型半导体衬底上形成栅极区；然后在所述第一导电型体中形成第二导电型源极区；以及然后在所述第二导电型深阱中形成第二导电型漏极区。
2. 根据权利要求1所述的方法，其中，形成所述第二导电型深阱 包括使用杂质来实施离子注入。
3. 根据权利要求1所述的方法，其中，形成所述第二导电型调节 层包括使用杂质来实施离子注入；以及 然后实施扩散处理。
4. 根据权利要求1所述的方法，在形成所述第二导电型深阱和所 述第二导电型调节层之前，进一步包括在所述第一导电型半导体衬底上形成第二导电型埋层。
5. 根据权利要求1所述的方法，其中，形成所述第二导电型深阱 包括在为形成所述第二导电型深阱而实施所述离子注入时， 通过对所述第一导电型半导体衬底涂覆掩模来形成深阱切除 区。
6. 根据权利要求1所述的方法，在形成所述第二导电型深阱之 前，进一步包括在所述第一导电型半导体村底上形成第一导电型外延层。
7. 根据权利要求1所述的方法，其中，形成所述第二导电型深阱 包括4吏用石申来实施离子注入。
8. 根据权利要求1所述的方法，其中，形成所述第二导电型调节 层包括^吏用^岸来实施离子注入。
9. 根据权利要求1所述的方法，其中，形成所述第一导电型体包 括使用硼使用光刻胶来实施离子注入；然后在不去除所述光刻胶的情况下实施硬烤处理；以及然后使用砷来实施离子注入。
10. —种装置，包括第一导电型半导体衬底，其具有有源区和场区； 第二导电型深阱，其形成在所述第一导电型半导体衬底上；第二导电型调节层，其位于所述第二导电型深阱中；第一导电型体，其形成在所述第二导电型深阱中；绝缘层，其形成在所述场区和所述有源区中的所述第一 导电型半导体衬底上；栅极区，其形成在所述有源区中的所述第一导电型半导 第二导电型源极区，其形成在所述第一导电型体上；以及第二导电型漏极区，其形成在所述第二导电型深阱中。
11. 根据权利要求10所述的装置，进一步包括第二导电型埋层， 其形成在所述第二导电型深阱的下面。
12. 根据权利要求10所述的装置，进一步包括位于所述第二导电 型深阱中的深阱切除区。
13. 根据权利要求12所述的装置，其中，所述深阱切除区具有3 到5lam之间的宽度。
14. 才艮据^L利要求12所述的装置，其中，所述深阱切除区具有4[im 的宽度。
15. 根据权利要求IO所述的装置，进一步包括第一导电型外延层， 其形成在所述第 一导电型半导体衬底上。4
16. 根据权利要求15所述的装置, 具有7.5到8.0pm之间的厚度
17. 根据权利要求10所述的装置， 砷离子形成。
18. 根据权利要求10所述的装置， 由,粦离子形成。
19. 根据权利要求10所述的装置, 入的硼离子和砷离子形成。其中，所述第一导电型外延层 其中，所述第二导电型深阱由 其中，所述第二导电型调节层 其中，所述第一导电型体由注
20. 根据权利要求10所述的装置，其中，所述装置包括LDMOS 器件，所述LDMOS器件具有100V的击穿电压和85V的工作 电压。
全文摘要
一种LDMOS器件及其制造方法，其可包括第一导电型半导体衬底，其具有有源区和场区；第二导电型深阱，其形成在第一导电型半导体衬底上；第二导电型调节层，其位于第二导电型深阱中；第一导电型体，其形成在第二导电型深阱中；绝缘层，其形成在场区和有源区中的第一导电型半导体衬底上；栅极区，其形成在有源区中的第一导电型半导体衬底上；第二导电型源极区，其形成在第一导电型体中；第二导电型漏极区，其形成在第二导电型深阱中。因此，这种LDMOS器件具有高击穿电压而不增加导通电阻。
文档编号H01L21/336GK101335211SQ20081012781
公开日2008年12月31日 申请日期2008年6月25日 优先权日2007年6月26日
发明者高埑柱 申请人:东部高科股份有限公司