专利名称：将自组装纳米结构图案化及形成多孔电介质的方法
技术领域：
本发明主要涉及集成电路(IC)芯片制造，且更具体而言，涉及将用于形 成多孔电介质的自组装纳米结构图案化的方法及形成该多孔电介质的方法。
背景技术：
在集成电路(IC)芯片制造工业中，后段工艺(BEOL)互连已是改进的目标 以使电路延迟最小化。 一种减少电路延迟的方法是从常规的二氧化硅(Si02) 电介质(介电常数(k)约为3.9)转变为致密低-k材料(1(<3.0)，例如氢化碳氧化 硅(SiCOH)。对于进一步的性能改进，需要减少更多的寄生电容(例如，k<2.5) 以用于高速电路。降低寄生电容可用新的多孔低-k电介质，例如自组装纳米结构实现。然 而，与较致密的电介质相比，大多数多孔材料具有相对弱的机械性能。用其 它方法进行多孔低-k电介质的集成也提出了挑战。例如，常规的化学机械抛 光(CMP)通常用于使材料平坦化。然而，CMP相对于抛光多孔低-k电介质存 在许多困难。在另一例子中，常规的扩散阻挡层的物理气相沉积(PVD)不能 充分地填满孔并覆盖多孔电介质的表面。一种解决以上问题的方法是以物理方式将自组装纳米结构从层间介电 (ILD)层移除。如图1-3中所示，通常，将由聚苯乙烯(PS)和聚(曱基丙烯酸曱 酯)(PMMA)组成的共聚物混合物10涂覆到表面12上，例如在硬掩模14上， 硬掩模14在硅基板18上的介电下层l6 (例如，旋涂(spin-on)有机聚合物)上。 如图2中所示，退火引起该嵌段组分的微相分离，导致PS嵌段聚合物20重 排以形成散布有PMMA柱22的矩形图案。然后通过湿法或干法蚀刻选^^性 地除去PMMA柱22，这也使硬掩模14图案化，硬掩模14随后用于形成多 孔电介质24(图6-7)。如图3中所示，区域26可通过在PS20和PMMA22之 上的常规的经图案化的光刻胶28进行保护而免于被移除。不幸的是，如图 4-5中所示，在从PS20除去PMMA2Z的等离子体工艺中(图6-7)，光刻胶28 沉积回到PS20之上，妨碍PMMA22的移除和/或填充孔30。图5显示图4的顶视图。因此，如图6-7中所示，硬掩模14中的图案以及由此的多孔电 介质24会是不均匀的，这降低了性能改进的程度。发明内容公开了将自组装纳米结构图案化及形成多孔电介质的方法。 一方面，该 方法包括在下层(underlying layer)上提供硬掩模；用光刻胶在该硬掩模上预限 定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物 层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。本发明的第一个方面提供一种将使用共聚物形成的自组装纳米结构图 案化的方法，该方法包括在下层上提供硬掩模；用光刻胶在该硬掩模上预 限定待在该图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共 聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构 图案化。本发明的第二个方面提供一种形成多孔介电层的方法，该方法包括在 下面的介电层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程 中进行保护的区域；在该硬掩模及该光刻胶上形成自组装二嵌段共聚物层； 由该自组装二嵌段共聚物形成自组装纳米结构；蚀刻以将该自组装纳米结构 图案化并将该硬掩模图案化；除去该自组装纳米结构及该光刻胶；以及使用 该硬掩模进行蚀刻以将下面的介电层图案化。本发明的第三个方面提供一种形成多孔介电层的方法，该方法包括在 下面的介电层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程 中进行保护的区域；在该硬掩模及该光刻胶上形成自组装二嵌段共聚物层， 该光刻胶不溶于该二嵌段共聚物；退火以引起该自组装二嵌段共聚物的微相 分离以形成自组装纳米结构；蚀刻以将该自组装纳米结构图案化和将该硬掩 模图案化；除去该自组装纳米结构及该光刻胶；以及使用该硬掩模进行蚀刻 以将下面的介电层图案化。本发明的说明性方面意在解决本文中所描述的问题和/或其它未讨论的 问题。
结合描绘本发明的各种实施方式的附图，从以下对本发明的各方面的详细描述，本发明的这些和其它特征将更易理解，其中 图l-7显示常规的图案化和多孔电介质形成方法。图8-15显示根据本发明的将自组装纳米结构图案化和形成多孔电介质 的方法的实施方式。应注意，本发明的附图不是按比例的。附图仅意在描绘本发明的典型方 面，并且因此不应被认为是限制本发明的范围。在附图中，各附图之间的相 同的附图标记表示相同的要素。
具体实施方式
图8-15显示根据本发明的将自组装纳米结构图案化和形成多孔电介质 的方法的实施方式。图8显示在下层116上提供硬掩模114,下层116可包 括待形成为多孔电介质的电介质。下层116可包括可转变为多孔介电材料的 任何现在已知的或后来开发出的介电材料或低介电常数(低-k)材料(k〈3.9)。 例如，下面的介电层116可为旋涂有机聚合物、氬化碳氧化硅(SiCOH)、氮 化硅(Si]N4)、 二氧化硅(Si02)、 SiLK⑧(由Dow Chemical Co" Midland, Mich 制造)。可在基板118，例如，在其上使用多孔电介质的硅基板或其它集成电 路(IC)芯片层上形成下层116。图8还显示用光刻胶128在硬掩模114上预限定待在(随后的)图案化过 程中进行保护的区域126。光刻胶128不溶于自组装二嵌段共聚物IIO(图9), 使得当共聚物IIO(图9)在光刻胶128上形成时，光刻胶128不受损害。另外, 光刻胶128必须能够经受住对共聚物110的退火而不变形，并且必须能够经 受住用于待从得自共聚物110的自组装纳米结构除去的材料的蚀刻溶剂。对 于后一要求，光刻胶128可不溶于，例如，丙二醇曱基醚乙酸酯(PGMEA)。图9显示在硬掩模114和光刻胶128上形成共聚物110层。共聚物110 可使用任何现在已知的或后来的沉积技术形成，例如，化学气相沉积(CVD)、 低压CVD(LPCVD)、等离子体增强CVD(PECVD)、半大气压 CVD(semi-a加osphere CVD， SACVD)以及高密度等离子体CVD(HDPCVD)、 快速热CVD(RTCVD)、超高真空CVD(UHVCVD)、受限制的反应处理 CVD(limited reaction processing CVD, LRPCVD)、金属有机CVD(MOCVD)、 减射沉积、离子束沉积、电子束沉积、激光辅助沉积、旋涂法、物理气相沉积(PVD)、原子层沉积(ALD)、化学氧化、分子束外延(MBE)、电镀和蒸发。 共聚物110可包括任何现在已知的和后来开发的自组装二嵌段共聚物，例如， 聚笨乙烯-b-聚曱基丙烯酸曱酯(PS-b-PMMA)、聚苯乙晞-b-聚异戊二烯 (PS-b-PI)、聚笨乙烯-b-聚丁二烯(PS-b-PBD)、聚苯乙烯-b-聚乙烯基吡口定 (PS-b-PVP)、聚苯乙烯-b-聚氧化乙烯(PS-b-PEO)、聚苯乙烯-b-聚乙烯 (PS-b-PE)、聚苯乙烯-b-聚有机硅酸酯(PS-b-POS)、聚苯乙烯-b-聚二茂铁基二 曱基硅烷(PS-b-PFS)、聚氧化乙烯-b-聚异戊二烯(PEO-b-PI)、聚氧化乙烯-b-聚丁二烯(PEO-b-PBD)、聚氧化乙烯-b-聚曱基丙烯酸曱酯(PEO-b-PMMA)、 聚氧化乙烯-b-聚乙基乙烯(PEO-b-PEE)、聚丁二烯-b-聚乙烯基吡啶 (PBD-b-PVP)和聚异戊二烯-b-聚曱基丙烯酸甲酯(PI-b-PMMA)。或者，还可 使用三嵌段共聚物。为了简短起见，本文中将描述使用聚笨乙烯-b-聚甲基丙 烯酸曱酯(PS-b-PMMA)。应理解，本发明的教导可应用于所列出的其它共聚 物。图10-11显示从共聚物IIO(图9)形成自组装纳米结构129。在一个实施 方式中，该方法包括退火(例如，在约200。C下)以使得共聚物IIO(图9)微相 分离成聚苯乙烯120和PMMA122柱。图11显示图10的顶视图，其说明 PMMA柱122中的一些是如何不会在光刻胶128上形成的。尽管PMMA柱 22和所得孔130、 132(图12-15)是以基本上均匀分布的方式示出的，但是应 理解，该分布可以不像图解的那样分布得那么完美。图12-13显示蚀刻以将自组装纳米结构129图案化。蚀刻可使用上述的 光刻胶128不溶于其中的溶剂的任何一种，例如，PGMEA。如所示出的， 该蚀刻通过从聚苯乙烯120除去PMMA柱122(图10-ll)剩下孔130而将自 组装纳米结构129图案化。光刻胶128上的孔130至多仅部分地穿透光刻胶 128,同时硬掩模114上的孔130延伸穿过硬掩模114以将之图案化，即， 它们穿透至下层116。由于光刻胶128不溶于该蚀刻溶剂，因此它不沉积回 到PMMA 122之上(图10-11)，因此孔130的完整分布被转移到硬掩模114 上。图14-15显示通过除去光刻胶128(图12-13)并使用硬掩模114进行蚀刻 以使下层116图案化而将下层116图案化，即，在硬掩模114中使孔130延 伸以在下层116中形成孔132以使得下层116是多孔的。该蚀刻可包括使用 任何现在已知的或后来开发的用于移除下层116的蚀刻方法，例如反应性离子蚀刻(p正:)或湿法蚀刻。将上述方法用在集成电路芯片的制造中。所得集成电路芯片可由制造者 以未加工的晶片的形式(即，作为具有多个未封装的芯片的单个晶片)、作为 棵芯片、或以经过封装的形式进行配置。在后一种情况中，将芯片安装在单芯片封装(package)(例如具有铅的塑料载体，铅附在母板或其它更高层的载体 上)或多芯片封装(例如具有一个或两个表面互连或嵌入(buried)互连的陶乾 载体)中。在任何情况中，随后将芯片与其它芯片、离散的电路元件、和/或 其它信号处理器件集成作为半成品(例如母板)或成品的一部分。成品可为包 括集成电路芯片的任何产品，该产品的范围为从玩具和其它低端应用到具有 显示器、键盘或其它输入设备、以及中央处理器的高级计算机产品。已呈现了以上对本发明的各方面的描述以用于说明和描述目的。不打算 进行穷举或限制本发明为被公开的精确形式，并且显然可以进行许多改进和 变化。意图将这样的对本领域技术人员可为明显的改进和变化包括在由所附 权利要求限定的本发明的范围内。
权利要求
1.一种将使用共聚物形成的自组装纳米结构图案化的方法，所述方法包括在下层上提供硬掩模；用光刻胶在所述硬掩模上预限定待在所述图案化过程中进行保护的区域；在所述硬掩模和所述光刻胶上形成所述共聚物层；由所述共聚物形成自组装纳米结构；和蚀刻以将所述自组装纳米结构图案化。
2. 权利要求l的方法，其中所述光刻胶不溶于所述共聚物。
3. 权利要求I的方法，其中所述光刻胶不溶于在所述蚀刻以将所述 自组装纳米结构图案化的过程中所使用的溶剂。
4. 权利要求3的方法，其中所述溶剂包括丙二醇曱基醚乙酸酯 (PGMEA)。
5. 权利要求1的方法，其中所述自组装纳米结构的形成包括退火以 引起所述共聚物的微相分离。
6. 权利要求5的方法，其中所述自组装纳米结构包括在其中具有聚 (曱基丙烯酸曱酯)(PMMA)柱的聚苯乙烯，并且其中所述蚀刻以将所述自 组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
7. 权利要求1的方法，进一步包括通过除去所述光刻胶并使用所述硬掩模进行蚀刻以图案化所述下层而将所述下层图案化。
8. 权利要求l的方法，其中所述下层包括电介质。
9. 一种形成多孔介电层的方法，所述方法包括 在下面的介电层上提供硬掩模；用光刻胶在所述硬掩模上预限定待在图案化过程中进行保护的区域； 在所述硬掩模和所述光刻胶上形成自组装二嵌段共聚物层； 由所述自组装二嵌段共聚物形成自组装纳米结构；蚀刻以将所述自组装纳米结构图案化和将所述硬掩模图案化；除去所述自组装纳米结构和所述光刻胶；和使用所述硬掩模进行蚀刻以将下面的介电层图案化。
10. 权利要求9的方法，其中所述光刻胶不溶于所述二嵌段共聚物。
11. 权利要求9的方法，其中所述光刻胶不溶于在所述蚀刻以将所述 自组装纳米结构图案化的过程中使用的溶剂。
12. 权利要求11的方法，其中所述溶剂包括丙二醇曱基醚乙酸酯 (PGMEA)。
13. 权利要求9的方法，其中所述光刻胶包括经交联的材料。
14. 权利要求9的方法，其中所述自组装纳米结构的形成包括退火以 引起所述自组装二嵌段共聚物的微相分离。
15. 权利要求14的方法，其中所述自组装纳米结构包括其中具有聚 (曱基丙烯酸曱酯)(PMMA)柱的聚苯乙烯，并且其中所述蚀刻以将所述自 组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
16. 权利要求9的方法，进一步包括通过除去所述光刻胶并使用所述硬掩模进行蚀刻以图案化所述下面的介电层而将所述下层图案化。
17. —种形成多孔介电层的方法，所述方法包括 在下面的介电层上提供硬掩模；用光刻胶在所述硬掩模上预限定待在图案化过程中进行保护的区域； 在所述硬掩模和所述光刻胶上形成自组装二嵌段共聚物层，所述光刻胶不溶于所述二嵌段共聚物；退火以引起所述自组装二嵌段共聚物的微相分离以形成自组装纳米结构；蚀刻以将所述自组装纳米结构图案化和将所述硬掩模图案化；除去所述自组装纳米结构和所述光刻胶；和使用所述硬掩模进行蚀刻以将下面的介电层图案化。
18. 权利要求17的方法，其中所述光刻胶不溶于在所述蚀刻以将所 述自组装纳米结构图案化的过程中所使用的溶剂。
19. 权利要求18的方法，其中所述溶剂包括丙二醇曱基醚乙酸酯(I)GMEA)。
20.权利要求17的方法，其中所述自组装纳米结构包括其中具有聚 (曱基丙烯酸曱酯)(PMMA)柱的聚笨乙烯，并且其中所述蚀刻以将所述自 组装纳米结构图案化包括从所述聚苯乙烯除去所述PMMA柱。
全文摘要
公开了将自组装纳米结构图案化和形成多孔电介质的方法。一方面，该方法包括在下层上提供硬掩模；用光刻胶在该硬掩模上预限定待在图案化过程中进行保护的区域；在该硬掩模及该光刻胶上形成共聚物层；由该共聚物形成自组装纳米结构；以及蚀刻以将该自组装纳米结构图案化。
文档编号H01L21/768GK101335190SQ200810128529
公开日2008年12月31日 申请日期2008年6月19日 优先权日2007年6月27日
发明者李伟健, 杨海宁, 陈光荣 申请人:国际商业机器公司