专利名称：半导体存储器件隔离层的形成方法
技术领域：
本发明涉及形成半导体存储器件隔离层的方法，更具体涉及由高密度 等离子体(HDP)氧化物层形成隔离层的方法。
背景技术：
在半导体电路中，必需隔离在半导体衬底上形成的单元元件如晶体管、 二极管和电阻器。隔离工艺是用于半导体制造工艺的初始工艺并且确定有 源区的尺寸和后续工艺的工艺容限。
硅的局部氧化(LOCOS)法常用作形成隔离层的方法。然而，由于这 种LOCOS隔离方法，在选择性氧化半导体村底时，氧渗透进入用作掩模 的氮化物层之下的衬垫氧化物层侧面，因此在场氧化物层的拐角处产生鸟 嘴(bird's beak)。这种鸟嘴导致场氧化物层延伸^有源区，直至与所述 鸟嘴长度一样长的深度。因此，沟道长度缩短并且阈值电压因此提高。因 此，例如晶体管的电性能劣化。
同时，出现了浅沟槽隔离(STI)工艺作为可解决诸如工艺中不稳定因 素等问题的隔离工艺，所述问题包括由于半导体器件设计规则的降低而导 致的场氧化物层的劣化和由于鸟嘴导致的有源区的减小。
图l是说明形成半导体存储器件隔离层的常规方法的截面图。
参考图1,在半导体衬底10上形成随道绝缘层11和用于浮置栅极的 多晶珪层12。选择性地蚀刻多晶珪层12、隧道绝缘层11和半导体衬底10， 由此暴露半导体衬底10的隔离区。通过蚀刻暴露的半导体衬底10形成沟 槽13。利用绝缘层填隙(gap-fill)沟槽13,形成隔离层(或隔离结构)
414。
在此，在形成隔离层14之前，实施包括以下一系列工艺沟槽13的 侧壁牺牲氧化工艺(为了除去由于干蚀刻导致的在半导体器件上的蚀刻缺 陷)、沟槽13的侧壁再氧化工艺等。为了简^更，省略所述系列工艺的描述。
为提高半导体存储器件的集成7K平，器件尺寸已经降低为60mn或更 小。因此，对使用自对准浅沟槽隔离(SA-STI)工艺的半导体存储器，采 用HDP氧化物层变得难以确保填隙容限。因此，使用旋涂电介质(spin-on dielectric, SOD)氧化物层以确保足够的填隙容限。然而，如果4吏用SOD 层形成隔离层，则工艺成本增加，并且元件的可靠性由于SOD层的物理 性能而劣化。
发明内容
本发明涉及一种形成半导M储器件的隔离层(或隔离结构)的方法， 其中在半导体元件的隔离沟槽内形成钝化层，并且使用沉积-蚀刻-沉积 (DED)方法利用HDP层填隙隔离沟槽以形成隔离层，从而可节省工艺 费用并且可改善元件可靠性。
才艮据本发明的一个方面， 一种形成半导体存储器件的隔离层的方法， 包括在半导体衬底上形成隧道绝缘层和电荷俘获层(charge trap layer), 通过蚀刻电荷俘获层和隧道绝缘层形成隔离沟槽，在包括隔离沟槽的整个 表面上形成钝化层，在隔离沟槽的底部形成第一绝缘层，除去在第一绝缘 层的形成工艺中被氧化的钝化层部分，和在包括第一绝缘层的整个表面上 形成第二绝缘层。
钝化层可由氮化物层形成。
第一绝缘层和第二绝缘层可由HDP氧化物层形成。可使用重复实施沉 积工艺、蚀刻工艺和沉积工艺的DED方法形成第一绝缘层。
可使用S沮4气体和02气体实施沉积工艺。可使用干蚀刻法或湿蚀刻 法实施蚀刻工艺，可使用釆用NF3气体的远程等离子体方法实施干蚀刻法， 可4吏用包含NF3和HF的蚀刻剂实施湿蚀刻工艺。
在形成第一绝缘层之后，可实施采用氧气的退火工艺。可使用包含H2S04的蚀刻剂来实施钝化层的氧化部分的除去。
图i是说明形成半导体存储器件隔离层的常规方法的截面图；和
图2至6是说明根据本发明一个实施方案的形成半导体存储器件隔离
层的方法的截面图。
具体实施例方式
将参考附图描述根据本发明的具体的实施方案。然而，本发明不限于 所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成 本发明的公开并使得本领域技术人员理解本发明的范围。本发明由权利要 求的范围所限定。
图2至5是说明根据本发明一个实施方案的形成半导体存储器件隔离 层(或隔离结构)的方法的截面图。
参考图2，在半导体衬底100上顺序地形成随道绝缘层101、电荷俘获 层102、第一硬掩模层103和第二硬掩模层104。电荷俘获层102可由其中 可俘获电荷和使之带电的多晶硅层或氮化物层形成。多晶硅层可具有双 层，该双层由不含杂质的非晶的(amorphous)多晶硅层(或未掺杂的非 晶的多晶M)和含杂质的多晶硅层(或掺杂的多晶硅)构成。
参考图3，通过蚀刻工艺来图案化第一硬掩模层103和第二硬掩模层 104。形成硬掩模图案105。通过使用硬掩模图案105作为蚀刻掩模的蚀刻 工艺，蚀刻电荷俘获层102A和隧道绝缘层101A以暴露出半导体衬底100 的一部分。在本实施方案中，用于暴露衬底的蚀刻工艺和用于形成^t掩模 图案105的蚀刻工艺不同。在另一个实施方案中，可^^用相同的蚀刻工艺。 衬底的暴露部分限定在将形成有隔离结构的隔离区内。
通过蚀刻暴露的半导体衬底100形成隔离沟槽106。
然后，在包括隔离沟槽106的整个表面上形成钝化层107。在隔离层 的形成期间，钝化层用以保护电荷俘获层。钝化层107可由氮化物层形成。 钝化层107可形成为200 ~ 300埃(例如250埃)的厚度。
在此，在形成钝化层107之前，可实施氧化工艺以修复在形成隔离沟槽106的蚀刻工艺期间对衬底造成的损伤。
参考图4,在隔离沟槽106的底部形成第一绝缘层108。第一绝缘层 108是使用高密度等离子体(HDP)工艺形成的绝缘层。HDP工艺用于其 中沉积工艺、蚀刻工艺和沉积工艺顺序地重复实施的沉积-蚀刻-蚀刻 (DED)方法中。在一个实施方案中，钝化层107A的暴露部分在形成第 一绝缘层108 (或HDP绝缘层)期间被氧化，其中HDP工艺包括氧化物 的形成。
在本实施方案中，通过沉积HDP绝缘层、实施蚀刻工艺以除去沟槽开 口的外悬部分(overhung portions )，然后沉积另 一个HDP绝缘层来实施 DED方法。使用SiH4气体和02气体实施沉积工艺。在此，可使用干法或 湿法来实施蚀刻工艺。使用采用NF3气体的远程等离子体方法实施干蚀刻 法，使用包含NF3和HF的蚀刻剂来实施湿蚀刻法。在本实施方案中，通 过抵靠电荷俘获层102A的侧壁而形成的钝化层107A,保护电荷俘获层 102A免于来自蚀刻工艺的氟(F)残留物的损害。
在DED方法完成之后，在隔离沟槽的底部形成第一绝缘层108，如图 4所示。由于第一绝缘层108仅仅填充隔离沟槽106的一部分，所以第一 绝缘层108暴露钝化层107A的上部。在一个实施方案中，第一绝缘层108 填充不超过本实施方案中隔离沟槽深度的1/3。在另一个实施方案中，第 一绝缘层108填充不超过隔离沟槽106的深度的1/2。在又一个实施方案 中，第一绝缘层108的上表面等高于或低于半导体衬底100的上表面。
在本实施方案中，在氧环境中实施退火工艺以进一步氧化所述氧化的 钝化层107A并固化第一绝缘层108。
参考图5，蚀刻氧化的钝化层107A。获得蚀刻的钝化层107。蚀刻的 钝化层107比氧化的钝化层107A具有更宽的开口。在本实施方案中，蚀 刻的钝化层107的厚度通过蚀刻步骤得到减小，但是钝化层107保留在隔 离沟槽106的侧壁上并且覆盖(coating)隔离沟槽106。在本实施方案中， 使用包含H2S04的蚀刻剂实施蚀刻工艺。107的更宽开口使得能够更有效 地实施后续的填隙步骤。
其后，在包括钝化层107B的整个表面上形成第二绝缘层109。第二绝 缘层109可由HDP氧化物层形成。在形成第二绝缘层109的工艺中，保 留在电荷俘获层102A的侧壁上钝化层107B被氧化。由此，不产生当元件驱动时俘获电荷的问题。
参考图6，实施抛光工艺以除去第二绝缘层109、钝化层107B和硬掩 模图案105,直至暴露电荷俘获层102A的表面。在隔离沟槽106内部获得 隔离结构110，所述隔离结构110包括第二绝缘层109、第一绝缘层108和 钝化层107、 107A以及107B，如图6所示。
如上所述，根据本发明，在半导体元件的隔离沟槽内形成钝化层，并 且然后使用DED方法，利用HDP层填隙所述隔离沟槽，由此形成隔离层。 因此，可节省工艺成本并且可改善元件的可靠性。
已经提出本发明的公开实施方案以使得本领域技术人员容易地实施本 发明，并且本领域技术人员可以各种方式实施本发明。因此，本发明的范 围不限于如上所述的实施方案，并且应解释为仅仅由所附权利要求和它们 的等同物所限定。
权利要求
1. 一种制造半导体存储器件的方法，所述方法包括在半导体衬底上形成隧道绝缘层和电荷俘获层；通过蚀刻所述电荷俘获层、所述隧道绝缘层和所述半导体衬底形成隔离沟槽；在所述电荷俘获层上和在所述隔离沟槽内形成钝化层，所述钝化层覆盖所述隔离沟槽；在所述隔离沟槽的底部形成第一绝缘层，所述第一绝缘层暴露出所述钝化层的一部分，所述钝化层的暴露部分在形成所述第一绝缘层期间被氧化；蚀刻所述钝化层的暴露部分以减少所述钝化层暴露部分的厚度；和至少在所述隔离沟槽内和所述第一绝缘层上形成第二绝缘层，以形成包括所述第一和第二绝缘层的隔离结构。
2. 根据权利要求1所述的方法，其中所述第一绝缘层的高度不超过所述 隔离沟槽的高度的1/2。
3. 根据权利要求l所述的方法，其中所述钝化层包含氮化物。
4. 根据权利要求l所述的方法，其中所述第一绝缘层和第二绝缘层是氧 化物层，所述第一绝缘层和第二绝缘层均使用高密度等离子体(HDP)工 艺形成。
5. 根据权利要求l所述的方法，其中使用顺序地重复沉积工艺、蚀刻工 艺和沉积工艺的沉积-蚀刻-沉积(DED)方法形成所述第一绝缘层。
6. 根据权利要求5所述的方法，其中使用S沮4气体和02气体实施所述 沉积工艺。
7. 根据权利要求5所述的方法，其中使用采用NF3气体的远程等离子体 方法实施所述DED方法的蚀刻工艺。
8. 根据权利要求5所述的方法，其中使用包含NF3和HF的蚀刻剂实施 所述蚀刻工艺。
9. 根据权利要求l所述的方法，还包括在形成所述第一绝缘层之后，在 氧环境中实施退火工艺。
10. 根据权利要求l所述的方法，其中使用包含H2S04的蚀刻剂来实施所 述钝化层的暴露部分的蚀刻。
11. 根据权利要求1所述的方法，其中所述钝化层形成为200-300埃的厚 度。
12. —种制造半导体存储器件的方法，所述方法包括 在半导体层上形成隧道绝缘层,在所述随道绝缘层上形成电荷俘获层；通过蚀刻所述电荷俘获层、所述随道绝缘层和所述半导体衬底形成隔离沟槽；在包括所述隔离沟槽的整个表面上形成钝化层，所述钝化层覆盖所述隔离沟槽；在所述隔离沟槽内形成第一绝缘层，所述第一绝缘层填充所述隔离沟 槽的底部并且暴露出覆盖所述隔离沟槽上部的所述钝化层部分；部分蚀刻所述钝化层的暴露部分；和至少在所述隔离沟槽内和所述第 一绝缘层上形成第二绝缘层，其中在 形成所述第二绝缘层期间，在所述电荷俘获层的侧壁上形成的所述钝化层 被氧化。
13. 根据权利要求12所述的方法，其中，所述钝化层包括氮化物层，所述钝化层在所述第二绝缘层的形成期间被氧化。
14. 才艮据权利要求12所述的方法，其中所述第一绝缘层和所述第二绝缘层 均由高密度等离子体(HDP)氧化物层形成。
15. 根据权利要求12所述的方法，其中使用顺序地重复沉积工艺、蚀刻工 艺和沉积工艺的沉积-蚀刻-沉积(DED)方法形成所述第一绝缘层。
16. 根据权利要求15所述的方法，其中使用SiH4气体和02气体实施所述 DED方法的所述5冗积工艺。
17. 根据权利要求15所述的方法，其中使用采用NF3气体的远程等离子体 方法或包含NF3和HF的蚀刻剂来实施所述DED方法的所述蚀刻工艺。
18. 根据权利要求12所述的方法，还包括在所述第一绝缘层形成之后，实 施采用氧气的退火工艺。
19. 根据权利要求l所述的方法，其中使用包含H2S04的蚀刻剂蚀刻所述 钝化层的暴露部分。
20. 根据权利要求12所述的方法，其中所述钝化层形成为200 ~ 300埃的 厚度。
全文摘要
本发明涉及一种形成半导体存储器件的隔离层的方法。根据本发明的一个方面的制造半导体存储器件的方法，在半导体衬底上形成隧道绝缘层和电荷俘获层。通过蚀刻电荷俘获层和隧道绝缘层形成隔离沟槽。在包括隔离沟槽的整个表面上形成钝化层。在隔离沟槽的底部形成第一绝缘层。除去在第一绝缘层形成工艺中被氧化的钝化层部分。在包括第一绝缘层的整个表面上形成第二绝缘层。
文档编号H01L21/8247GK101471305SQ20081013356
公开日2009年7月1日 申请日期2008年7月17日 优先权日2007年12月28日
发明者赵挥元, 赵种慧, 金恩洙 申请人:海力士半导体有限公司