专利名称：用于衬垫下esd和衬垫下有源区接合的接合垫叠层的制作方法
用于衬垫下ESD禾卩衬垫下有源区接合的接^SM 駄领域
本发明涉i^电路鍋，且特另蛾及一种仅具有一层或两层衬^1层， 用于电路中金和铜弓践的鲁棒的接^1 ^。
背景狱
集成电路结构一般包括多铺A/^r出(vo)衬垫，其帮助誠TO^g
到外mi件。 一种nfiOT的电3i^^:是引线接合法，期每薄的金(Au)或铜 (Cu)弓践热超声地接合到I/0村垫(通常称JT接維，)。
图1示出标准接^;叠层100的截面图。该接，叠层100包括多^NS (AO 或Cu金属4媳，在该瞎况下金属4tl为层Ml—M4，它们M3i内部介电(ED) 材料102彼此隔开，典型地，该内部介电(ILD)材料102为淀积的化硅(Si02)。 为了连接M^属化层M1—M4，通常将导 1^ 104形成于接趟之下，以提 供所需电辦寺性。典型地由氮^l构成的钝似才料层106被形鹏顶部鍋化层 之上，该清况下该顶部金属化层为层M4，并被图案化以暴露层M4的Jt^面区域 108以作为接合垫。
常规引线接合ifc^^标准接合垫设计很大的应力，通常导S^接，下的
内部层(ILD)中的皿。这^^向于传播M电路结构，M导致电流、 t漏 和/或性育^l化。
鉴于由引线接合导致的战问题，通常避^W源电路元件S ^顿各管 芯直接位于接合垫之下的管芯区域中。虽然这有助于陶gi^C的风险，但是由于 在将^^面都算作管芯的瞎况下，接缝战了很大的比例，另，么禁止^W源 电路置于接合垫之下就会导致管芯尺寸不希望有的增加。而且，虽然过去典型地 有三或四层金属层位于接合垫区域中的有源,元件之上，但是期望有更多M 的电路应用具有直接^W源电路置于接M之下的灵活性。
图2示出意图解决id丞问题的已知的接^Sl设计200。该接^##层设 计200包括例如氮化硅的内餅电(ILD)层202，形成于有源电路204^i:。上
部金属层206形成于ILD202上。接^SM设计200扯部鍋层206 ;tJ^f共 一客妙陶化氮化物层208，而不是如图1的标准接^Sa的情况中那样直接对 上部金属层的接^l^供引线接合。之后，例如铝(Al)或铜(Cu)的，层在 该吝妙卜的钝化层上形成并被图案化，以^ *210。
虽然图2的接合垫ftM 200提供了比图1的标准接，叠层100更鲁棒的设 计，增强了接合垫下的有源鹏的生存能力，但是它的实现需要附加的撤媒且 增加了^和^周期。
发明内容
本发明^^布局 与内层介电(HD)材料改进的结合以掛^^^^层， 其仅具有一个或两个衬垫金属层，并舰于鹏中的金(Au)禾口铜(Cu)引线都
是鲁棒的。布局ej^括去除顶部金属层和该顶部金属之下的金属层之间位，屯
化开口之下的区域(方爐探针鄉以及接合弓践的^S)中的所有S1 各。这允许 没有M间断的更均匀的材料，因此斷氐了 ILD中的应力集中点。ED ^iS^括 除了氧化鶴之外还添力慮化鶴。传纟1±， ILD由旋涂(sputwm)或高密度等 离子体(HDP)氧化,成。在最高ILD层上的氧化物上生长氮化硅薄层Jlffi— 种显著增加韧性的复合物，避^^他损伤传入下面的有源邮辆怖线。实
现这种设计需要淀积或生长一客妙卜的材料层，并且^糊与标mx艺淑呈相同的通
mti細于顶部鍋层娜各。由此，没有额》卜的掩丰Mi^，无需新的工艺步骤。
将参考本发明的下列详细描述以及附图来更全面的了解和认识沐发明M 方面的特征和优势，其中呈现了应用了本发明概念的示例性实施例。
图1是示出标准接^SM的截面图。
图2是示出一种已知的接^SB设计的截面亂该接^SM设计意图解 决由到接合垫的弓践接合导致的^l^员坏。
图3 ^出依照本发明m:的接^ftil设计的截面图。
图4 ^出依照本发明 的接 设计的可选实施例的截面图。
具体实M^式
图3示出依照本发明的接合垫叠层300的实施例。该图3的结构300包括多 个下部导电层M1和M2 (例如Al或Cu)，其中每一个具有的宽度小于或等于最 大宽度w。每一个下部导鴨M1、 M2具有形成于其间的介电材料302,典勸 淀积的氧化硅。本领:l^:人员将认i,顿何以公知的方式在导鴨Ml和导电层 M2之间形成导W&。该接^i^M300还包括一顶部导teM3 (例如A1或 Cu)，其形成于下部导TO Ml 、 M2 a并由介电材料302与层Ml和M2隔开。 同样，本领^^人员将认i鄉何以公知的方站顶部导鴨M3称廳Ml和 M2之间形成导W&。如图3中所示，该顶部导tt M3具有大于下部导^M Ml和M2的最大ffi w的第二tE，从而该顶部导^具有形成于下部导^ Ml和M2 a的第1分以^M伸^i下部导幅Ml和M2的宽度的第二部分 304。
第4制媳306，典型为氮化硅，淀积在顶部导鴨M3^i:并图案化，以 衛共穿过第4屯化层306的开口以暴露顶部导頓M3的第二部分304的_ 面 区域308。
依照本发明的 ，导电接^M310 (例如Al或Cu)形成于第—屯媳 306 :tJ:且图案化，使得该接^M 310具有第—部分和第二部分，織~^分 在顶部导电层M3的第一部分;tJ:延伸，但^151第4屯化层306而与顶部导电 层M3隔开，織二部分在顶部导电层M3的第二部分304 ;tJ:延伸并穿过第一 钝化层306中的开口，以掛共与顶部导电层M3暴露的上表面区域308的电撤虫， 如图3所示。
例如氮化W^并JfT烯(BCB)錢激介电材料的第二钝化层312形成 于导电衬垫层310上并图案化，以g二钝化层312中,开口以^露导电衬垫 层310的第一部分上，即下部导电层M1和M2^h的接，J:^面区域314。
本领域技术人员将认识到弓践接合结构可以随后依照工业中公知的技术形 成于接合垫314上。
图4示出^m本发明的接^S层300的实施例。该图4的结构400与图3 的结构300的区别在于，该结构400用 *^导电接^1&层410和顶部导电 层M3之间的电连接。
更具体地，图4的结构400包括多个下部导电层Ml和M2 (例如Al或Cu)， 其中每一个具有的宽度小于或等于最大宽度w。每一个下部导电层M1、 M2具有 形成于其间的介电材料402，典型为淀积的氧化硅。本领^t人员将认i賜何 以公知的方式在导頓Ml和导頓M2之间形成导M^。 i^^缝觀400 还包括一顶部导^i!M3 (例如Al或Cu)，其形成于下部导电层M1、 M2;^J:并 由介电材料402与层lvn和M2隔开。,，本领^^人员将认i顿何以公知 的方^ft顶部导,M3柳或层Ml和M2之间形成导^W。如图4中所示， 该顶部导te M3具有大于下部导电层Ml和M2的最大宽度w的第二宽度，从 而该顶部导鴨具有形成于下部导鴨M1和M2 ;Li:的第1分以2^伸舰 下部导,M1和M2的ffi的第二部分404。
第4屯條406,典 劍雄，淀积在顶部导頓M3上并图案化，以提 供穿过第"^屯4fcM406的m开口以暴露顶部导^MM3的第二部分404的， 面区域。之后，形成导W&408 (例如Tu)穿过i^TO开口并与顶部导鴨 M3电眺
^M本发明的総，导电接^il410 (例如Al或Cu)形成于第—屯條 406上且图案化，使得该接合层410具有第一部分和第二部分，織一部分在顶 部导电层M3的第一部分^J:延伸，但是Mil第"^屯^M 406而与顶部导^M M3 隔开，織二部分在顶部导頓M3的第二部分304:tJl延伸，其与il^各408电 t数虫以掛，^S^ 410和顶部导,M3的暴露表面区域之间的电^M，如图4 所示。
例如氮化^^并JfT烯(BOB)錢，介电材料的第二钝化层412形成 于导电衬垫层410上并图案化，以在第二钝化层412中提供开口以暴露导电衬垫 层410的第一部分上，即下部导电层Ml和M2之上的接^Ltt面区域414。
如图3和图4的实施例戶; ^例的，依照本发明的接^SM的实现需要淀积
/生长仅一个额，的材料层，且为顶部鍋M^鲷与标紅艺濑呈相同的ffil 繊
模。因此，没有樹可重新分配方穀;f需的客砂卜的掩模駄虹艺步骤。
应当SI 的是，己经以实例的方5^了前述本发明的特定实施例，并且在 不背离表示在附加的权利要求及其割嫩中的本发明的范围和樹申下，本领嫩 术人员可以进行其他M。
权利要求
1、一种用于集成电路的接合垫叠层结构，该结构包括一个或多个下部导电层，具有形成于其间的介电材料，每一个下部导电层具有的宽度小于或等于第一宽度；顶部导电层，形成于该一个或多个下部导电层之上且在顶部导电层和该一个或多个下部导电层之间形成有介电材料，顶部导电层具有大于第一宽度的第二宽度，以使顶部导电层包括形成在该一个或多个下部导电层之上的第一部分以及延伸超过该一个或多个下部导电层的第一宽度的第二部分；第一钝化层，形成于顶部导电层之上且具有穿过其而形成的开口，以暴露顶部导电层的第二部分的上表面区域；导电接合垫层，形成于第一钝化层上，使得该接合垫层包括形成于顶部导电层的第一部分之上的第一部分，以及延伸穿过第一钝化层中的开口并与顶部导电层电接触的第二部分；以及第二钝化层，形成于导电接合垫层之上且具有穿过其而形成的开口，以暴露导电接合垫层的第一部分的接合垫表面区域。
2、 如权利要求l所述的娜，且其中介电材料包^fl化硅。
3、 如权利要求l所述的结构，且其中介电材料包括淀积的氧化硅。
4、 如权利要求l戶舰的结构，且其中第4制媳包職化硅。
5、 如权利要求l所述的结构，且其中接^&M包括铝。
6、 如权利要求l所述的辯勾，且其中第二钝化层包^^化硅。
7、 如权利要求1戶/M的娜，且其中第二钝^^包括苯并ifT烯(BCB) 驟^tl介电材料。
8、 一种形成接魏觀娜的方法， 飽括形成一个或多个下部导电层，具有形成于其间的介电材料，t个下部导电 层具有的宽度小于或等于第一宽度；形成顶部导电层于该一个或多个下部导电层^h， f吏得顶部导电层和下部导 电层之间形成有介电材料，顶部导电层具有大于第一宽度的第二宽度，使得顶部 导电层包括形成在该一个或多个导电层U的第一部分，以皿伸^1该一个或 多个下部导^的第一宽度的第二部分；形皿"^化层于顶部导^M^i:， l吏得第"^屯^M具有穿il其而形成的开 口，以暴露顶部导幅的第二部分的战面区敏形成导电接合垫层于第^Mt^^h，使得该接^M包括形成于顶部导电 层的第一部分之上的第一部分，以i^i伸穿过第^屯化层中的开口并与顶部导电 层电織虫的第二部分；以及形皿二钝化层于导电接^K之上，具有穿过其而形成的开口，以暴露导 电接合觀的第一部分的上部接^^面区域。
全文摘要
用于衬垫下ESD和衬垫下有源区接合的接合垫叠层。一种布局改进与内层介电(ILD)材料改进的结合，以提供接合垫叠层，其仅具有一个或两个衬垫金属层，并且对于电路中的金(Au)和铜(Cu)引线都是鲁棒的。布局改进包括去除在顶部金属层和该顶部金属层之下的金属层之间位于钝化开口之下的区域(放置探针末端以及接合引线的位置)中的所有通路。这允许没有通路间断的更均匀的材料，因此降低了ILD中的应力集中点。ILD材料改进包括除了氧化硅层之外还添加一氮化硅层。传统上，ILD由旋涂或高密度等离子体(HDP)氧化物构成。在最高ILD层上的氧化物上生长氮化硅薄层提供一种显著增加了韧性的复合物，避免裂纹或其他损伤传入下面的有源电路和布线。
文档编号H01L23/485GK101355068SQ200810144619
公开日2009年1月28日 申请日期2008年6月23日 优先权日2007年7月23日
发明者A·波达 申请人:国家半导体公司