专利名称：半导体装置的制作方法
技术领域：
本发明涉及具有存储或逻辑等电路元件的半导体装置。
背景技术：
一直以来，半导体装置当中的DRAM等存储器中，有为了使取代不 良位的冗余位动作而具有熔丝的存储器(例如参照非专利文献1)，在晶片 加工制造工序后确认半导体装置的动作，如果为不良位，则为了将该不良 位置换为冗余位，向与不良位连接的熔丝照射激光而进行切割。
作为半导体装置中的熔丝的使用方法，除了所述存储器的情况以外， 还有如下的方法。如果在熔丝是否熔断的状态下记录「1」或「0」的信息， 则例如通过对每个半导体芯片设置128个熔丝，就可以将128位的信息记 录在各半导体芯片中。所记录的信息如果是对于每个半导体芯片不同的标
识符/则通过读出记录在熔丝中的信息，就可以区别各半导体芯片。
另外，作为其他的使用方法，有设置用于半导体装置内的电压调整的 熔丝，在晶片加工制造工序后测定内部的电压，按照达到所需的电压的方 式切断熔丝的方法。
对所述非专利文献1的情况的半导体装置的构成进行说明。 图5是表示以往的半导体装置的一个构成例的剖面示意图。 该半导体装置在半导体基板100上形成晶体管、电容器及电阻等半导 体元件(未图示)及基底绝缘膜101，如图5所示，在作为配线嵌入用绝 缘膜而形成的Si02膜102上形成铜(Cu)配线120，在Cu配线120上形 成有A1 (铝)配线124。 Cu配线120和Al配线124的连接部分以外的层
间绝缘膜为SiOj莫210单层。另外，熔丝122被SiOJ莫210覆盖。Si02 膜210的形成膜厚约为&m。在SiO2膜210上形成SiON膜212,其膜厚 约为lpm。
熔丝122借助未图示的配线与电路连接。另外，熔丝122由与Cu配 线120的Cu腐蚀防止膜123相同的层形成，是依次形成了 Ti膜和TiN膜 的构造(以下表记为「TiN/Ti」构造)的叠层导电性膜。
而且，图5中，Al配线124发挥焊盘部126的作用，而形成于与A1 配线124相同层上的其他的Al配线(未图示)起到用于将元件间电连接 的作用。
在形成图5所示的用于焊接的开口时，通过控制SiOj莫210的蚀刻时 间而使熔丝122上的SiOj莫210残留特定的膜厚。K.Amdt et al.， Reliability of Laser Activated Metal Fuses in DRAMs, 1999正EE/CPMT Inte，l Electronics Manufacturing Technology Symposium, p.389-394
如上所述，当通过进行特定的蚀刻时间量的蚀刻，使熔丝上的绝缘膜 残留特定的膜厚，则由于蚀刻装置的小室内气氛使蚀刻速度发生改变，因 此即使用相同的蚀刻时间进行处理，熔丝上的绝缘膜的膜厚在晶片间及晶 片面内也会产生很大的不均。即使激光的照点直径和照射能量等照射条件 相同，当熔丝上的绝缘膜的膜厚与设定值相比过薄时，则照射到熔丝上的 能量就会过强，不仅是要切断的熔丝，而且连相邻的熔丝也会被切断。相 反，当熔丝上的绝缘膜的膜厚与设定值相比过厚时，则照射到熔丝上的激 光的能量就会不足，因而就会产生无法切断瑢丝的问题。
由此，在切断熔丝时，即使按照使激光的照射条件每次相同的方式来 控制，在熔丝上的绝缘膜的膜厚中有不均的情况下，则容易产生无法切断 熔丝的「切断失败」或切割至相邻的熔丝的「误切断」，从而有可能导致 材料成品率的降低。
另夕卜，在以往例中，由于熔丝上的绝缘膜仅为SiOJ莫，因此水分就会 经过设于熔丝上的开口部而从外部浸入。由于该水分，就会产生铜配线的 特性变化或腐蚀。当作为比氧化硅膜介电常数更低的绝缘膜的Low-k膜位 于熔丝的下层时，则当水分浸入Low-k膜时，Low-k膜的配线间电容就会
上升，从而有可能导致半导体装置的长期可靠性变差。
发明内容
本发明是为了解决如上所述的以往的技术所具有的问题而完成的方 案，其目的在于，提供熔丝上的绝缘膜的膜厚均一并且防止了水分的侵入 的半导体装置及其制造方法。
用于达成所述目的的本发明的半导体装置是具有形成于半导体基板 上的电路、与电路连接的熔丝的半导体装置，具有覆盖熔丝而被形成的含 有氮的氧化硅膜。
另外，电路也可以含有铜配线。本发明中，由于熔丝上的绝缘膜为含 有氮的氧化硅膜，因此就可以防止来自熔丝上绝缘膜的水分的浸入，从而 可以抑制铜配线的腐蚀。
另外，本发明的其他的半导体装置的特征是，具有形成于熔丝的下部 的基底绝缘膜、被嵌入基底绝缘膜并且包围熔丝的外周部而被形成的保护 环。本发明中，由于在熔丝的下层设有保护环，因此即使熔丝被切断，也 会抑制从熔丝切断位置侵入的水分的扩散。
另外，保护环也可以形成于与铜配线相同的平面上。
另外，包含氮的氧化硅膜也可以含有SiON。本发明中，由于含有氮 的氧化硅膜为SiON膜，因此与氧化硅膜相比，更可以防止水分的浸入。
本发明的半导体装置的制造方法的特征是，具有在半导体基板上形成 熔丝的工序、覆盖熔丝而形成含有氮的氧化硅膜的工序、在氧化硅膜上形 成蚀刻阻止膜的工序、在蚀刻阻止膜上形成绝缘膜的工序、将熔丝上的绝 缘膜除去的工序、将熔丝上的蚀刻阻止膜除去的工序。本发明中，由于有 蚀刻阻止膜，因此在进行氧化硅膜蚀刻时，蚀刻就会在蚀刻阻止膜处停止。 其后，当进行蚀刻阻止膜的蚀刻时，含有氮的氧化硅膜的膜厚的不均与以 往相比就会减少。
另外，氧化硅膜也可以含有SiON。
另外，含有氮的氧化硅膜的膜厚优选150 300nm，更优选180 250nm。
另外，本发明的另外的半导体装置的制造方法的特征是，具有在半导
体基板上形成基底绝缘膜的工序、在基底绝缘膜上形成铜配线的工序、在 基底绝缘膜上形成熔丝的工序、覆盖熔丝和铜配线而形成含有氮的第1氧 化硅膜的工序、在第1氧化硅膜上形成蚀刻阻止膜的工序、在蚀刻阻止膜 上形成绝缘膜的工序、将形成于铜配线的一部分之上的第1氧化硅膜和蚀 刻阻止膜和绝缘膜除去的工序、形成与铜配线连接的焊接盘的工序、按照 覆盖焊接盘的方式形成含有氮的第2氧化硅膜的工序、在第2氧化硅膜上 形成有机膜的工序、将形成于焊接盘的一部分之上的有机膜和所述第2氧 化硅膜和绝缘膜除去的同时，将形成于所述熔丝的一部分之上的所述有机 膜和所述第2氧化硅膜和所述绝缘膜除去的工序、将形成于所述熔丝的一 部分之上的所述蚀刻阻止膜除去的工序。本发明中，由于在蚀刻绝缘膜时， 蚀刻在蚀刻阻止膜处停止，因此蚀刻阻止膜的蚀刻后的第1氧化硅膜的膜 厚的不均与以往相比就会减少。另外，不需要对盘上和熔丝上的膜分别进 行蚀刻，有机膜的光刻仅1次即可。
另外，第l氧化硅膜及第2氧化硅膜也可以含有SiON。 另外，蚀刻阻止膜也可以含有氮化硅膜或SiCN膜。本发明中，由于 蚀刻阻止膜至少含有氮化硅膜及SiCN膜的任意一个，因此在对氧化硅膜 进行蚀刻的条件下，对蚀刻阻止膜进行蚀刻的速度与氧化硅膜相比就会变 慢，从而就可以检测出氧化硅膜的蚀刻停止。 另外，蚀刻阻止膜的膜厚优选30 100nm。
本发明中，由于作为熔丝上绝缘膜有含有氮的氧化硅膜，因此就可以 防止来自熔丝上绝缘膜的水分浸入，在作为熔丝的基底绝缘膜使用Low-k 膜等容易受到水分的影响的材料的情况下，就可以防止Low-k膜等的来自 水分的影响。
另外，本发明中，在进行用于使熔丝上的含有氮的氧化硅膜残留所需 的厚度的蚀刻时，最终的被蚀刻膜的膜厚就会达到蚀刻阻止膜的膜厚的 30 100nm，与以往的情况相比更薄。由此，即使因过蚀刻而削掉了含有 氮的氧化硅膜，由蚀刻造成的膜厚不均与以往相比也会更小，含有氮的氧 化硅膜的熔丝上残膜与以往相比，膜厚不均也会更小。
本发明的半导体装置的制造方法通过在熔丝上绝缘膜上设置用于停 止蚀刻的蚀刻阻止膜，使得熔丝上的膜厚控制更加容易，因此就可以使熔
丝上的SiON膜残留所需的膜厚。由此，当利用激光从绝缘膜上切断熔丝 时，就会形成熔丝上绝缘膜的晶片面内及晶片间的膜厚不均减少了的构 造，从而可以大幅度减少熔丝的切断失败或误切断的比例，进而可以使半 导体装置的材料成品率提高。
另外，本发明的半导体装置由于SiON膜完全覆盖包括设于熔丝上的 激光照射用的开口部、以及熔丝上，因此就可以抑制来自外部的水分的浸 入。由此，就可以防止铜配线的特性变化或腐蚀。另外，即使将水分一浸
入配线间电容就会上升的Low-k膜用于层间绝缘膜，也会防止水分向 Low-k膜的浸入，与以往的制造方法相比，配线的可靠性大大提高，且半
导体装置的可靠性也提高。
图1是表示实施方式1的半导体装置的一个构成例的剖面示意图。
图2是表示实施方式1的半导体装置的制造方法的剖面示意图。 图3是表示实施方式1的半导体装置的制造方法的剖面示意图。 图4是表示实施方式2的半导体装置第一个构成例的图。 图5是表示以往的半导体装置的一个构成例的剖面示意图。 其中，100半导体基板，10} 基底绝缘膜，106、 112、 212 SiON 膜，108 SiN膜，102、 110、 210SiOj莫，114光致抗蚀剂，120 Cu 配线，121Cu膜，122熔丝，123Cu腐蚀防止膜，124 Al配线， 128、132TiN膜，130Al—Cu膜，141a焊盘用开口图案，Mlb 瑢 丝用开口图案，142 熔丝用开口部
具体实施例方式
本发明的半导体装置的特征是，具有覆盖瑢丝地设置了防止水分的侵 入的绝缘膜的构成。另外，本发明的半导体装置的制造方法的特征是，具 有在覆盖熔丝而形成的防止水分的侵入的绝缘膜上形成包括用于蚀刻停 止的蚀刻阻止膜(以下简称为阻止膜)的绝缘膜的工序。
对本发明的半导体装置进行说明。
图1是表示本发明的半导体装置的一个构成例的剖面示意图。而且，
虽然与以往相同，在半导体基板100之上形成有半导体元件，但是将图示 省略。
如图1所示，本发明的半导体装置中，在烙丝122之上形成有SiON 膜106。另夕卜，作为成为最上层配线的Al配线124和成为其下层的配线的 Cu配线120之间的连接部以外的层间绝缘膜，形成有Si02/SiN/SiON构造 的叠层绝缘膜。熔丝122由与Cu配线120的Cu腐蚀防止膜123相同材质 的膜形成，是TiN/Ti构造的叠层导电性膜。熔丝122上的SiON膜106的 膜厚优选150 300nm，更优选180 250nm。
SiON膜106为含有氮的氧化硅膜，是与SiOj莫相比水分更难浸入的 膜。由此，SiON膜106不仅防止水分从熔丝用开口部142向熔丝122侵 入，而且还防止水分向Cu配线120、 SiOJ莫102以及未图示的下层的配 线及绝缘膜浸入。从而，如果超过所述的范围而增加膜厚，则利用激光照 射进行的熔丝的切断就会变得困难，另一方面，当使之变薄时，则抑制水 分的浸入的效果就会降低。
熔丝122借助未图示的配线而与包括Cu配线120的电路连接。
下面，对所述的构成的半导体装置的制造方法进行说明。图2及图3 是表示半导体装置的制造方法的剖面示意图。
在半导体基板100上，形成了未图示的半导体元件和多个配线层之后， 如图2 (a)所示，形成基底绝缘膜IOI。然后，在形成了SiO2膜102后， 利用光刻工序及蚀刻工序，在SiOj莫102上形成配线用的槽。在所形成的 槽的底部和侧壁上形成屏蔽金属(未图示)，继而，用电解电镀法在槽内 嵌入Cu。在利用热处理使Cu晶粒长大后，利用CMP (Chemical and Mechanical Polishing)处理，将SiOJ莫102上的Cu除去而形成Cu膜121 。 Cu膜121不限于纯Cu，包括以Cu为主成分而含有其他的元素的金属膜 的情况。
然后，在形成了膜厚50nm的Ti膜和膜厚150nm的TiN膜的叠层导 电性膜后，利用光刻工序及蚀刻工序形成用叠层导电性膜覆盖Cu膜121 的上面的Cu腐蚀防止膜123和瑢丝122。这样，就可以形成包括Cu膜121 及Cu腐蚀防止膜123的Cu配线120。而且，该Cu腐蚀防止膜123还起 到增强Cu配线121的强度的作用。
其后，利用等离子体CVD法形成膜厚200 300nrn的SiON膜106， 利用CVD法依次形成膜厚30 100nm的SiN膜108和膜厚600 700nm 的Si02膜110。 SiN膜108成为用于对Si02膜110的蚀刻停止的阻止膜。
如图2 (b)所示，在Si02膜110上形成了光致抗蚀剂114后，进行 曝光及显影处理，在光致抗蚀剂114的Cu配线120之上形成开口图案115。 然后，通过从光致抗蚀剂114之上进行各异向性蚀刻，将开口图案115的 Si02膜110、 SiN膜108及SiON膜106除去，而露出Cu腐蚀防止膜123。
在除去了光致抗蚀剂114后，依次形成作为下层屏蔽金属膜的膜厚 25nm的TiN膜128、膜厚1600nm的Al — Cu膜130和作为上层屏蔽金属 膜的膜厚25nm的TiN膜132。然后，利用光刻工序和蚀刻工序形成Al配 线124 (图2 (c))。
其后，如图3 (a)所示，利用等离子体CVD法形成膜厚1000nm的 SiON膜112。
然后，在涂布了成为保护膜的聚酰亚胺膜140后，利用光刻工序，在 聚酰亚胺膜140上，在焊接盘之上形成焊盘用开口图案141a且在熔丝122 之上形成熔丝用开口图案141b。
其后，利用异向性蚀刻，将焊盘用开口图案141a和熔丝用开口图案 141b的SiON膜112除去。这样，在焊盘用开口图案141a上，Al配线124 的TiN膜132的上面就会露出。然后，在对氧化硅膜进行蚀刻的条件下进 行异向性蚀刻，除去熔丝用开口图案141b的Si02膜110。在进行该Si02 膜110的蚀刻时，由于SiO2膜110的下层为SiN膜108，因此在对氧化硅 膜进行蚀刻的条件下，蚀刻氮化硅膜的速度与氧化硅膜相比更慢，就可以 充分地检测出SiOj莫110的蚀刻结束的时刻。
其后，在对氮化硅膜进行蚀刻的条件下，进行异向性蚀刻，将熔丝用 开口图案141b的SiN膜108除去。此时，即使为了将SiN膜108完全地 除去，而施加100%的过蚀刻，SiON膜106也仅削除了大约100nm，因此 在熔丝122上残留膜厚大约200nm的SiON膜。
而且，焊盘部126中，在对熔丝用开口图案141b的SiOj莫110及SiN 膜108进行蚀刻时，由于TiN膜132暴露在蚀刻下，因此TiN膜132就被 除去，而Al—Cu膜130露出时，则蚀刻基本上就会停止。其理由是，对 于作为蚀刻速度的比的蚀刻选择比(以下简称为选择比)，相对于绝缘膜 和TiN膜的选择比，绝缘膜和铝的选择比的一方更大，在对绝缘膜进行蚀
刻的条件下，铝难以被削除。这样，由于在焊盘用开口图案141a中，形 成露出了 Al—Cu膜130的焊盘部126，因此就可以获得利用引线接合法 的与外部的连接配线的良好的连接特性。
而且，所述SiON膜106为本发明的含有氮的第1氧化硅膜，SiON膜 112为本发明的含有氮的第2氧化硅膜。
本发明中，如上所述，在对熔丝122上的绝缘膜进行蚀刻时，在削除 Si02膜110时一次地在SiN膜108处使蚀刻停止，其后对SiN膜108进行 蚀刻，则可以对SiON膜106的膜厚很好地控制并形成。由此，就可以减 少熔丝122上的绝缘膜的晶片内及晶片间不均。将该情况与以往的情况比 较而进行说明。
当像以往那样，在熔丝上使SiON膜和Si02膜对齐而形成数|_im，则 用时间控制对绝缘膜进行蚀刻时，由于晶片面内的蚀刻速率的不均和绝缘 膜形成时的不均，就会导致熔丝上的膜厚的不均变得非常大。例如，如果 相对于被蚀刻膜所削掉的膜的膜厚不均为10%，则被蚀刻膜的膜厚为 2.0pm时，所削掉的膜的膜厚不均就达到0.2pm。与之相对，被蚀刻膜的 膜厚为0.2pm时，则所削掉的膜的膜厚不均就变为0.02pm。所以， 一次 地用SiN膜使蚀刻停止，其后，通过对SiN膜进行蚀刻，就可以大幅度地 降低熔丝上的绝缘膜的膜厚不均。
当熔丝上的绝缘膜为以往的构造，而要使熔丝上的绝缘膜达到所需的 膜厚，则焊盘部上绝缘膜的蚀刻时间的最佳值的一方与熔丝上绝缘膜的蚀 刻时间的最佳值相比更长，因此需要将蚀刻分2次进行。
与之相反，本发明中，如上所述，由于在聚酰亚胺膜140上，用l次 的光刻工序形成焊盘用开口图案141a和熔丝用开口图案141b，其后的蚀 刻工序中， 一次地用SiN膜使熔丝上的绝缘膜的蚀刻停止，因此相对于焊 盘部126的开口，就可以确保足够的蚀刻时间，并且可以将熔丝上的SiON 膜106制成所需的膜厚。
另夕卜，与SiON膜106相比，SiOj莫210 (参照以往例的图5)抑制水 分的浸入的能力较小。以往的制造方法中，由于在熔丝用开口部处Si02
膜210露出，因此水分就能够从该处浸入。本发明中，由于熔丝之上被SiON
膜106覆盖，因此就可以抑制水分的浸入。
本发明的半导体装置的制造方法由于通过作为熔丝上绝缘膜而形成
Si02/SiN/SiON构造的叠层绝缘膜，将SiN膜作为用于停止蚀刻的阻止膜 使用，使熔丝上的膜厚控制更加容易，因此就可以使熔丝上的SiON膜残 留所需的膜厚。由此，就会形成当利用激光从绝缘膜之上切断熔丝时熔丝 上的绝缘膜的晶片面内及晶片间的膜厚不均减少的构造，从而熔丝的切断 失败或误切断的比例大幅度降低。所以，半导体装置的材料成品率提高。
另外，本发明的半导体装置由于在熔丝上完全覆盖SiON膜，因此就 可以抑制来自外部的水分的浸入。由此，就可以防止铜配线的特性变化或 腐蚀。另外，将水分一浸入配线间电容就会上升的Low-k膜用于层间绝缘 膜，也可以防止水分向Low-k膜中的浸入，且与以往那样的制造方法相比， 配线的可靠性大大提高。所以，半导体装置的可靠性提高。
下面，介绍实施方式2。
本实施方式是在实施方式l中所示的构成中，为了防止熔丝切断后的 水分的侵入，而在熔丝122形成部位的下层设置了保护环。
对本实施方式的构成进行说明。而且，对于与实施方式1相同的构成， 将使用相同的符号，省略其详细的说明。
图4 (a)是表示本实施方式的一个构成例的剖面示意图。图4 (b) 是表示Cu配线120和熔丝122的层的图案的俯视示意图，线段X—X'的 部分的剖面图相当于图4 (a)。
如图4 (a)及(b)所示，在熔丝122的下层的Si02膜102上，由 Cu配线形成包围熔丝122的俯视图案区域的保护环150。即，保护环150 被嵌入作为熔丝的基底绝缘膜的&02膜102中，并且环绕熔丝122的外周 部。此外，本实施方式中，表示形成了多个熔丝122的例子。当向熔丝122 照射激光而将熔丝122切断时，由于熔丝122上的SiON膜106及熔丝122 的一部分消失，因此水分就有可能穿过所述消失了的部分而浸入Si02膜 102。即使在侵入了 SiOj莫102的水分在熔丝下部将要沿横向扩散的情况 下，保护环150也会防止水分的向横向的扩散。而且，保护环150由于被 与其他的配线电绝缘，因此即使水分浸入保护环150自身中也不会有问题。
下面，对图4 (a)、 (b)所示的构造的保护环的作用进行说明。
例如，在半导体芯片上设置以3 4pm的间距排列的多个熔丝122。 当向其中的1条熔丝122照射照点直径为2.7 3.3(im的激光而切断时，熔 丝122上的SiON膜106及熔丝122的一部分就会飞散。虽然水分会从切 断了的熔丝122上的SiON膜106及熔丝122的一部分飞散了的部位浸入 Si02膜102，但是利用保护环150可以保护水分向图中的横向的扩散，从 而可以抑制水分向Cu配线120的浸入。
对于所述构成的半导体装置的制造方法，只要将保护环150用与Cu 配线120相同的工序形成即可，加工的工序数不会增加。
本实施方式中，即使当熔丝被切断时，也可以防止水分从图l所示的 熔丝用开口部142向半导体装置内部的浸入。
而且，在所述实施方式1及实施方式2中，虽然熔丝122被形成于与 Cu配线120的Cu腐蚀防止膜123相同的层上，但是并不限定于与Cu腐 蚀防止膜123相同的层，也可以形成于Cu腐蚀防止膜123的上层。这是 因为，从熔丝用开口部142侵入的水分就可以从Si02膜102向任意一个方 向扩散。
另外，虽然将熔丝122设成了TiN/Ti构造的叠层导电性膜，但是也可 以是TiN膜单层。
另外，虽然将用于停止对氧化硅膜的蚀刻的阻止膜设为SiN膜，但是
也可以是SiCN膜。这是因为，当在对氧化硅膜蚀刻的条件下进行蚀刻时，
SiCN膜也与SiN膜相同，其蚀刻速度较慢。
另外，SiON膜106并不限定于氧和氮的含有比1: 1。
另外，虽然将最上层配线以Al配线124设为单层，但是也可以是TiN
单层构造、TiN/Ti叠层构造、TiN/Cu叠层构造及TiN/Ti/Cu叠层构造当中
的任意一种。
另外，虽然作为用于实现与外部的连接的盘，以焊接盘126的情况进 行了说明，但是并不限定于用于引线接合的盘。
另外，虽然出示了使用铜配线作为配线的例子，但是也可以使用铜配 线以外的配线，此时，在配线中使用可因水分而受到腐蚀等的影响的材料 的情况下，也能通过采用本发明而防止配线被水分腐蚀。另外，在配线不
会因水分受到腐蚀的情况下，当将Low-k膜等容易受到水分的影响的材料 作为熔丝的基底绝缘膜使用时，通过采用本发明，也可以防止Low-k膜等 受到水分的影响。
权利要求
1.一种半导体装置，包括形成于半导体基板上的电路，所述电路包括金属配线；与所述电路连接的熔丝；以覆盖所述熔丝的方式形成的含有氮的氧化硅膜；配置于所述含有氮的氧化硅化膜上的蚀刻阻止膜；配置于所述蚀刻阻止膜上的绝缘膜，所述蚀刻阻止膜和所述绝缘膜在所述熔丝的一部分的上部具备露出所述含有氮的氧化硅膜的露出区域；形成于所述熔丝的下部的基底绝缘膜；及配置于所述金属配线上的焊盘部，所述焊盘部按照穿过所述含有氮的氧化硅化膜、所述蚀刻阻止膜及所述绝缘膜的方式形成，其中，所述金属配线包括第一金属层和设在所述第一配线层上的第二金属层，所述第二金属层配置在与所述熔丝相同的平面上，所述第一金属层嵌入所述基底绝缘膜中。
2. 根据权利要求1所述的半导体装置，其特征是，所述电路含有铜 配线。
3. 根据权利要求1所述的半导体装置，其特征是，还包括被嵌入所 述基底绝缘膜并且包围所述熔丝的外周部而形成的保护环。
4. 根据权利要求1所述的半导体装置，其特征是，所述保护环被形 成于与所述第一金属层相同的平面上。
5. 根据权利要求1所述的半导体装置，其特征是，所述含有氮的氧 化硅膜含有SiON。
6. 根据权利要求1所述的半导体装置，其特征是 所述蚀刻阻止膜包含SiN膜。
全文摘要
本发明提供半导体装置及其制造方法，在覆盖熔丝而将SiON膜、SiN膜、SiO<sub>2</sub>膜以该顺序形成后，通过蚀刻至作为蚀刻阻止膜的SiN膜，在熔丝上均一地形成所需的膜厚的SiON膜。另外，通过设置被嵌入熔丝下部的绝缘膜并且包围熔丝的外周部而形成的保护环，就可以防止水分从外部穿过熔丝切断部而浸入的情况。利用本发明可以防止在与电路连接的熔丝上的绝缘膜厚在晶片面内不均一的情况下，因激光照射强度不足而切断不充分，或因激光过度照射而产生切断至相邻的熔丝部分的问题。另外，还可以在熔丝切断后，防止水分从外部穿过切断部而浸入，对配置于下层部的膜质造成不良影响的问题。
文档编号H01L21/768GK101339925SQ20081014495
公开日2009年1月7日 申请日期2005年1月18日 优先权日2004年1月19日
发明者佐甲隆 申请人:恩益禧电子股份有限公司