专利名称：形成集成电路装置的制造方法及相应的集成电路装置的制作方法
技术领域：
本发明涉及一种用于形成集成电路装置的制造方法，以及涉及 相应的集成电路装置。
背景技术：
本发明涉及一种用于形成集成电路装置的制造方法，以及涉及 相应的集成电路装置。尽管在可应用于任意集成电路装置的原理 中，但是将参照硅技术中的集成存储电路来说明下面的发明及潜在 的问题。
当今的存储电路通常包括多个熔丝来提供冗余元件。所述熔丝 被使用(例如，通过激光能量的辐射)以激活所述冗余元件。所述 熔丝可以位于接触焊盘金属层级下的处理层中。对于熔丝层和接触 焊盘金属层级两者，在加工处理期间形成4妄触孔。
已经尝试同时为熔丝窗口和焊盘开力丈这些4妄触孔。如果熔丝位 于作为焊盘金属层级下的一层的金属层级中，这种同时蚀刻的步骤 会使用金属焊盘作为蚀刻停止层。
对于由富铜材料或钢制成的焊盘，同时蚀刻步骤可以造成包括 焊盘的露出的铜^皮腐蚀。此外，铜大马士革层通常包4舌覆盖层(顶 部阻挡层)以防止铜扩散并实^L可靠性目的所需的电迁移和应力迁移性能。例如，将氮化硅或碳化硅膜用作覆盖层材料。期望开熔丝 窗口和^妄触焊盘的蚀刻步骤可以同时进行，而不会存在焊盘腐蚀的
问题。
发明内容
在独立权利要求1、14、和20中分别列出了本发明的各个方面。 在各从属权利要求中列出了其他方面。
图1A-F示出了用于示出根据本发明第一实施例的用于集成电 路装置的制造方法的示意性布置图2A-D示出了根据本发明第二实施例的用于集成电路装置的 制造方法的示意性布置图。
具体实施例方式
在这些附图中，相同的参考标号表示相同或功能相同的元件。
图1A-F示出了用于示出根据本发明第一实施例的用于集成电 路装置的制造方法的示意性布置图。
在图1A中，参考标号1表示集成电路衬底，例如，包括集成 电^各的晶片(未示出)。在第一金属层级M1中，熔丝F1、 F2、 F3 由铜或包括例如AlCu材料(尤其是富铜材冲牛)的铜制成的熔丝Fl、 F2、 F3嵌入在例如氧化硅层的第一绝缘层Il中。第一金属层级M1 可以通过大马士革处理来形成。大马士革处理在本领域是7>知的并 且不需要在本文中进4亍详细解释。所述熔丝Fl、 F2、 F3形成在所述集成电路装置的熔丝区FU 中。上述第一金属层级M1和由碳化石圭或氮化石圭制成的可选第一覆 盖层C1 #^冗积。
上述第一保护层Cl、第二金属层级M2被以铜大马士革技术形 成。该第二金属层级M2包括嵌入在第二绝缘层I2 (例如，另一氧 化硅层)中的、焊盘区PA中的接触焊盘P1，焊盘区由含铜材料或 包括铜的材料(尤其是富铜材料)制成。焊盘连接至金属层级Ml 和/或其他层中的导电线(未示出)。
在层Ml和M2之间还可以形成其他金属层级。
在形成第二金属层级M2后，在第二金属层级M2上沉积包括 〉暖化^5圭或氮化^ 圭的第二覆盖层C2。这导致图1B所示的处理状态。
参照图1B,在第二覆盖层C2上形成第一光刻胶掩膜，以使第 二覆盖层在所述熔丝区FU中具有窗口 O。设置该窗口 O,从而可 以/人所述熔丝区FU中的熔丝Fl、 F2、 F3上去除第二覆盖层C2。
在用于去除所述窗口 O中的第二覆盖层C2的露出部分的相应 蚀刻步骤之后，去除第一光刻胶掩膜PR1,并且在熔丝区FU和焊 盘区PA上沉积可以包括氮化硅的第一保护层S2。这导致图1C所 示的处J里a犬态。
如图1D所示，在第二保护层S2上形成第二光刻胶掩膜PR2， 以4吏第二^f呆护层呈现开口 Ol和02。开口 Ol限定将^皮蚀刻在熔丝 区中的第一4妻触孔CL1,而开口 02限定将^皮蚀刻在焊盘区中的第 二接触孑L CL2。为了〗吏用第二光刻月交层PR2作为掩力莫来形成这些接触孔CL1 、 CL2,相对于第二覆盖层C2的材料来执行氮化物和氧化物的选择
性蚀刻。
因此，上述蚀刻步骤同时在所述熔丝区FU中蚀刻第一接触孔 CL1，和在所述焊盘区PA中时刻第二4妄触孔CL2。然而，焊盘区 PA中的蚀刻在所述第二覆盖层C2上停止，以及所述熔丝区FU中 的蚀刻进行至较深的层并在由氧化硅制成的所述第二绝缘层12的 一定保留深度处停止。这可以通过控制蚀刻时间来实现。所述第一 接触孔CL1中第二绝缘层I2的保留深度根据熔断熔丝F1、 F2、 F3 的辐射过禾呈来确定。
最后，如图1E所示，执行进一步的蚀刻以从所述第二接触孔 CL2至少部分地去除第二覆盖层C2，从而露出所述焊盘区PA中的 4妄触焊盘P1。
乂人上述描述可以清楚地了解，第 一实施例包括在与第二覆盖层 C2自对准的熔丝区FU中开第一接触孔CL1。同时，由覆盖层C2 确保对由含铜材料形成的接触焊盘P1的保护。
可选地，如图1F所述，可以在接触焊盘P1上选择性地形成例 如由CuWp或NiPdAu形成的第三覆盖层C3 。
图2A-D示出了根据本发明第二实施例的用于集成电路装置的 制造方法的示意性布置图。
参照图2A,第二实施例在形成第二金属层级M2之后开始。 此处，例如由CuWp或NiPdAu形成的第二覆盖层C2'不是沉积在 整个构造上，而是只在由含铜材料或包括材料的铜(尤其是富铜材 料)形成的接触焊盘P1上选择性地形成。如图2B所示，可以包4舌氧4b石圭的第一4呆护层Sl，和可以包4舌 氮化硅的第二保护层S2形成在熔丝区FU和焊盘区PA中的整个构 造上。
如图2C所示，随后在第二4呆护层S2上形成具有开口 Ol、 02 的第二光刻月交层PR2。如上所述，开口 Ol对应于熔丝区FU中的 第 一接触孔CL1,而开口 02对应于焊盘区PA中的第二接触孔CL2 。
与第一实施例相同，同时执4亍第一和第二4妄触孔CL1和CL2 的蚀刻，并且在i殳置在焊盘区PA中的4妄触焊盘Pl上的第二覆盖层 C2'上停止。在熔丝区FU中，蚀刻进行至所述熔丝F1、 F2、 F3上 的第二绝缘层12的上述理想保留深度。
与第一实施例相反，第二覆盖层C2'是导电的。因此，选择性 形成的第二覆盖层C2'可以用作晶片测试过程中的保护层。另一方 面，如图2D所示，第二覆盖层C2'还可以被从第二接触孔CL2去 除或部分去除。
如果第二覆盖层C2'保留在接触焊盘Pl上，则在晶片探测后其 仍是完整的，并且到封装前其为接触焊盘Pl提供氧化/腐蚀保护。 是否这样取决于覆盖层导电材料属性和层厚度以及晶片测试期间 的工艺参数。在晶片测试期间保留第二覆盖层C2'的情况下，期望 具有自清洁作用的附加^f"。
由于第二覆盖材料C2'的材料是导电的，因此减小了相邻金属 线之间的容性耦合，这是因为诸如氮化硅或碳化硅的标准介电覆盖 材料相比于所述覆盖层材料具有较高的介电常数。
第 一和第二实施例都允许同时为熔丝窗口和焊盘蚀刻4妄触孔， 这使得处理简化。尽管已经参照具体实施例描述了本发明，^f旦是并不限于此，可 以以对于本领域技术人员显而易见的方式对本发明进行改进。因 此，旨在使本发明仅由所附权利要求的范围所限定。
具体地，本发明不限于上述实施例中提到的材料的组合。而且， 本发明可应用于使用熔丝和接触焊盘的各种集成电路装置。
权利要求
1. 一种用于形成集成电路装置的制造方法，包括以下步骤在衬底上形成第一层级；在所述第一层级上形成第二层级；在所述第二层级上方形成覆盖层，所述覆盖层覆盖所述层级的第一区以及不覆盖第二区；以及同时在所述第一区中蚀刻第一接触孔和在所述第二区中蚀刻第二接触孔，以在所述第二区中相对于所述覆盖层进行选择性的蚀刻，并所述第一区中将蚀刻进行至更深的程度。
2. 根据权利要求1所述的制造方法，其中，所述第一层级是包括 包含熔丝的熔丝区的金属层级，以及所述第二层级是包括包含 接触焊盘的焊盘区的金属层级。
3. 根据权利要求2所述的制造方法，其中，所述覆盖层沉积在所 述熔丝区和所述焊盘区中，以及此后-皮从所述熔丝区中至少部 分i也去除。
4. 根据权利要求1所述的制造方法，其中，所述覆盖层选择性地 生长在所述焊盘区中的焊盘上。
5. 根据权利要求1所述的制造方法，进一步包括选择性地从所述 焊盘去除所述覆盖层的至少一部分的步骤。
6. 根据权利要求2所述的制造方法，其中，所述第二金属层级被 形成为另一 Cu大马士革层，所述Cu大马士革层包括嵌入在 第二绝缘层中的由含Cu材料制成的焊盘。
7. 根据权利要求2所述的制造方法，其中，在已经形成所述覆盖 层之后以及在蚀刻步骤之前，在所述第二金属层级上形成至少 一个保护层。
8. 根据权利要求1所述的制造方法，其中，所述覆盖层选自包括 碳4匕{圭和氮4匕-圭的组。
9. 根据权利要求1所述的制造方法，其中，所述覆盖层选自包括 CoWP和NiPdAu的组。
10. 根据权利要求1所述的制造方法，其中，所述第一层级和所述 第二层级为包括结构化的导体的金属层级，并且其中，所述覆 盖层覆盖所述第二区中的至少一个导体。
11. 根据权利要求10所述的制造方法，其中，所述覆盖层沉积在 所述第一区和所述第二区中，以及此后，至少部分地^皮从所述 第一区去除。
12. 根据权利要求IO所述的制造方法，其中，所述第一层级被形 成为大马士革层，所述大马士革层包括嵌入在第一绝缘层中的 包括含Cu材料的熔丝。
13. 才艮据权利要求10所述的制造方法，其中，所述第二层级被形 成为大马士革层，所述大马士革层包括嵌入在第二绝缘层中的 包括含Cu材料的所述焊盘。
14. 一种集成电i 各装置，包括衬底上的第一金属层级，所述第一金属层级包括包含熔 丝的熔丝区；所述第一金属层级上方的第二金属层级，所述第二金属层级包括包含接触焊盘的焊盘区；所述第二金属层级上的覆盖层，其覆盖所述焊盘区而不 覆盖所述熔丝区；以及所述熔丝区中的第一4妻触孔，以及所述焊盘区中的第二 接触孔；其中，所述第二接触孔延伸至所述焊盘区中的所述覆盖 层，以及所述第一^妄触孔延伸至所述熔丝区中的更深处。
15. 根据权利要求14所述的集成电路装置，其中，所述第一金属 层级是Cu大马士革层，所述Cu大马士革层包括嵌入在第一 绝缘层中的由含Cu材料制成的熔丝。
16. 根据权利要求14所述的集成电路装置，所述第二层级是包括 另一 Cu大马士革层，所述Cu大马士革层包括嵌入在第二绝 缘层中的由含Cu材料制成的所述焊盘。
17. 根据权利要求14所述的集成电路装置，其中，在所述第一金 属层级上i殳置另 一覆盖层。
18. 根据权利要求14所述的集成电路装置，其中，所述覆盖层选 自包括碳化硅和氮化硅的組。
19. 根据权利要求14所述的集成电路装置，其中，所述覆盖层选 自包4舌CoWP和NiPdAu的组。
20. —种集成电i 各装置，包4舌衬底上的第一层级； 所述第一层级上的第二层级；所述第二层级上的覆盖层，其覆盖所述第二层级的第一区而不覆盖第二区；以及所述第一区中的第一接触孔，以及所述第二区中的第二 接触孑"其中，所述第二接触孔延伸至所述第二区中的所述覆盖 层，以及所述第一接触孔延伸至所述第一区中的更深处。
21. 根据权利要求20所述的集成电路装置，其中，所述第一层级 和所述第二层级为包括结构化的导体的金属层级，并且其中， 所述覆盖层覆盖所述第二区中的至少一个导体。
22. 根据权利要求21所述的集成电路装置，其中，所述第一层级 是包括嵌入在第一绝缘层中的熔丝的Cu大马士革层。
23. 根据权利要求21所述的集成电路装置，其中，所述第二层级 为包括嵌入在第二绝缘层中的焊盘的另一 Cu大马士革层。
24. 根据权利要求20所述的集成电路装置，其中，所述覆盖层选 自包括碳化硅和氮化硅的组。
25. 根据权利要求20所述的集成电路装置，其中，所述覆盖层选 自包括CoWP和NiPdAu的组。
全文摘要
本发明提供了一种用于形成集成电路装置的制造方法，以及相应的集成电路装置。用于形成集成电路装置的制造方法包括以下步骤在衬底上形成第一层级；在第一层级上方形成第二层级；在第二层级上形成覆盖层，其覆盖该层级的第一区并且不覆盖第二区；以及同时在第一区中蚀刻第一接触孔和在第二区中蚀刻第二接触孔，在第二区中相对于覆盖层进行选择性的蚀刻，并在第一区中将蚀刻进行至更深程度。
文档编号H01L21/311GK101436539SQ20081017527
公开日2009年5月20日 申请日期2008年11月10日 优先权日2007年11月13日
发明者奥勒·博斯霍尔姆, 弗兰克·皮茨施曼, 德特勒夫·韦伯, 格茨·斯普林格, 格里特·邦斯多夫, 马尔科·莱佩尔 申请人:奇梦达股份公司