晶片和切割晶片的方法

专利名称：晶片和切割晶片的方法
技术领域：
本发明的实施例涉及晶片和切割晶片的方法，并且具体地说涉及 急剧减小硅半导体晶片的划线宽度的方法。为了使半导体晶片的硅的 利用达到最大限度以便晶片可以容纳最大可能数目的芯片，这在现代 芯片生产中是尤其需要的。这尤其关联于快速或灵敏的功率产品、逻 辑产品、存储器产品、等等。
背景技术：
通常，当在晶片(例如半导体晶片的硅晶片)上制造半导体装置 (芯片)时，为了在最后装配和封装/密封阶段期间锯半导体晶片而形
成切割迹道(dicing street)。这种切割迹道包括从技术到技术不同 的宽度，所述切割迹道在芯片的各侧(例如，如果芯片为矩形则为四 个侧)包围晶片上的每个芯片。所述切割迹道也称作划线或切口 (kerf)。利用常规技术的窄的可用切口或划线包括例如大约62 pm 的宽度。
划线或切口限定了使用的切割技术所要求的芯片间最小距离并且 另外容纳大量用来控制制造过程的结构。这种结构是例如典型过程控 制监控测试结构(PCM)、光刻对准结构、晶片级可靠性测试电路、膜 厚度和临界尺寸(CD)测量结构、等等。当执行切割操作时，划线的 晶片区(wafer estate)(例如硅)被浪费掉并且所述的测试结构被 毁坏。
划线或切口的宽度由两个因素确定
(a) 切割刀片的宽度；以及
(b) 测试和测量结构的宽度。 在切割操作之后不再需要前述的测试和测量结构。 由于这两个因素意味着常规切口的最小宽度，所以芯片的面积更
小，划线中浪费的硅或浪费的晶片的百分比更高。因此，减小划线宽 度的任何方法将增加每个晶片的芯片(CPW)的可能数目。从而降低了 芯片成本。实现划线宽度减小的常规方法采用重复等离子体干法刻蚀方法， 然而所述重复等离子体干法刻蚀方法不能适用于铜基、双波紋、金属 化图，因为铜不能被等离子体刻蚀。此外，常规方法使用许多以及长 的过刻蚀次数，由此需要的时间导致显著减小的刻蚀工具生产量。然 而，对于复杂集成电路的情形没有可以用来急剧减小划线宽度的解决 办法。

发明内容
根据本发明的实施例，提供一种晶片，包括多个芯片，所述芯 片通过切口线区域彼此隔开；以及用来测试和监控所述多个芯片的处 理的控制结构，所述控制结构设置在晶片的分开区上，其中所述分开 区不同于所述切口线区域。
根据本发明的实施例，提供一种晶片，包括衬底；设置在衬底 上的层堆叠；以及横向分布在晶片内的多个电路，所述电路通过一个 或多个切口线区域彼此分开，其中所述层堆叠包括在所述切口线区域 内的导电材料。
根据本发明的实施例，提供一种晶片，包括；衬底；设置在衬底 上的层堆叠，所述层堆叠包括通过通路连接被耦合的多个导电互连层； 接触焊盘，所述接触焊盘被配置得允许多个芯片的外部接触并且通过 通路连接电连接到导电互连层或电连接到集成到半导体衬底中的电装 置；横向分布在晶片内的多个电路，所述电路通过一个或多个切口线 区域彼此分开；以及刻蚀掩模层，所述刻蚀掩模层掩蔽包括接触焊盘 的层堆叠并且暴露所述切口线区域。
根据本发明的实施例，提供一种切割半导体晶片的方法，所述方 法包括湿法腐蚀晶片的切口线；以及干法刻蚀晶片的切口线。
根据本发明的实施例，提供一种用来生产芯片的方法，所述方法 包括在包括导电互连层的晶片上制造多个芯片、用来表面安装或线 结合所述芯片的外部接触；以及切割晶片上的所述芯片，其中在处理 步骤之后执行切割步骤并且所述切割步骤包括刻蚀。


通过参考下列详细描述将更容易地认识到并且更好地理解本发明的实施例的特征，应当参考附图对其进行考虑，其中
图l示出具有芯片的晶片，所述芯片具有宽的垂直和水平划线； 图2示出具有芯片的晶片，所述芯片具有根据本发明的实施例的
不对称划线；
图3示出具有芯片的晶片，所述芯片具有根据另一个实施例的窄
的垂直和水平划线；
图4示出通过利用窄划线对净硅利用(net silicon utilization)
的增加，其表示2nm垂直和水平KERF模拟；
图5a到5e示出根据实施例的切割晶片的第一工艺流程；
图6a到6e示出根据另一实施例的切割晶片的另一工艺流程；
图7示出在芯片非常薄的情形下分开每一个芯片的研磨工艺；以
图8示出分开每一个芯片的背面激光切割.
在下面参考附图更详细地解释本发明的实施例以前，要注意的是， 在图中同样的元件或以同等方式工作的元件被提供有相同或类似的参 考数字，并且这些元件的重复描述被省略，
具体实施例方式
通常，当在晶片(例如半导体晶片的硅晶片)上制造半导体装置 (芯片)时，为了在最后装配和封装/密封阶段期间锯半导体晶片而形 成切割迹道(dicing street)。这种切割迹道包括从技术到技术不同 的宽度，所述切割迹道在芯片的各侧(例如，如果芯片为矩形则为四 个侧)包围晶片上的每个芯片.所述切割迹道也称作划线或切口 (kerf),利用常规技术的窄的可用切口或划线包括例如大约62 pm 的宽度.
划线或切口限定了使用的切割技术所要求的芯片间最小距离并且 另外容纳大量用来控制制造过程的结构。这种结构是例如典型过程控 制监控测试结构(PCM)、光刻对准结构、晶片级可靠性测试电路、膜 厚度和临界尺寸(CD)测量结构、等等。当执行切割操作时，划线的 晶片区(wafer estate)(例如硅)被浪费掉并且所述的测试结构被 毁坏，
划线或切口的宽度由两个因素确定(a) 切割刀片的宽度；以及
(b) 测试和测量结构的宽度。 在切割操作之后不再需要前述的测试和测量结构。 由于这两个因素意味着常规切口的最小宽度，所以芯片的面积更
小，划线中浪费的硅或浪费的晶片的百分比更高。因此，减小划线宽 度的任何方法将增加每个晶片的芯片(CPW)的可能数目。从而降低了 芯片成本。
实现划线宽度减小的常规方法采用重复等离子体干法刻蚀方法， 然而所述重复等离子体干法刻蚀方法不能适用于铜基、双波紋、金属 化图，因为铜不能被等离子体刻蚀。此外，常规方法使用许多以及长 的过刻蚀次数，由此需要的时间导致显著减小的刻蚀工具生产量。然 而，对于复杂集成电路的情形没有可以用来急剧减小划线宽度的解决 办法。
本发明的实施例提供包括多个通过切口线区域彼此完整连接的芯 片，所述切口线区域分开相邻的芯片并且至少一个切口线区域包括小 于10 nm的宽度。在另一个实施例中，切口线区域包括例如小于5 fim 或大约2 nm的宽度。
由于切口宽度的减小(例如减小到大约2 fim),不能沿划线或切 口布置测试和监控(或测量)结构并且需要重新布置测试和监控结构。 如果测试和监控结构不能减小到这样的最小值(大约2 jim),则测试 和监控结构可以继续留在切口中。然而对此没有可用的解决办法。
由于对于准确的制造过程而言测试和监控结构是必需的，所以本 发明的实施例推荐下列供选方案
(1) 仅沿一个方向(垂直或水平方向)将切口宽度减小到例如2 jim，并且保持其它方向的切口宽度不变。在该情形下，需要的测试和 测量结构可以被放置在具有不变宽度的切口宽度的至少一个中，所述 具有不变宽度的切口宽度也用宽切口线表示。
(2) 沿一个方向将切口宽度减小到典型的2pm，其中沿该一个方 向，划线的一个实例被保持在例如大约60 jim的原始宽度。沿其它方 向的划线宽度可以保持不变。因此，沿所述一个方向(水平或垂直) 形成宽切口线，而剩余的切口线是窄的。
(3) 沿两个方向将切口宽度减小到大约2 fiin并且将需要的测试和监控结构组合在一起放入光刻掩模版(reticle)的平面底图中的一 个或多个芯片的空间中。
这里大约2 jim的切口宽度仅被选择作为实例，并且更窄的宽度也 是可以的，对于垂直和水平方向，如果使用(x， y)坐标系则优选晶 片的两个横向例如x方向为水平方向并且y方向为垂直方向。
因此，本发明的实施例包括窄切口线和宽切口线。宽切口线包括 需要容纳测试和监控结构的常规宽度(例如大于大约40,)并且窄切 口线包括被减小到例如大约2 ,的宽度。这样可以沿一个或多个宽切 口线布置测试和监控结构，其中可以沿水平或垂直方向形成宽切口线。 在另一个实施例中为了容纳测试和监控结构仅形成单个宽切口线。在 另一个实施例中，测试和监控结构被设置在分离区中，例如所述分离 区可以是其中通常形成芯片的位置，所述位置被牺牲以便为所述测试 和监控结构提供空间。
在又一个实施例中，切口线区域包括层堆叠，所述层堆叠包括例 如多个由通路层连接的金属层以在相邻芯片之间提供金属结构。
此外本发明的实施例包括切割晶片的方法，其中所述晶片包括具 有第一表面的衬底和形成在所述表面上的层堆叠，如前所述。此外， 多个电路形成在晶片内并且所述多个电路在晶片上横向分布，并且切 口线区域在所述多个电路之间延伸。在切口线区域内，可以由隔离材 料连续形成层堆叠。所述方法包括选择性地刻蚀所述隔离材料的步骤、 进一步沿切口线区域刻蚀以除去衬底的一部分的步骤以及分开所述多 个芯片的步骤。连续形成的隔离材料沿电路或芯片的周边形成在一侧 并且因此围绕电路形成闭合回路。另一方面，也越过层堆叠从衬底的 第一表面向晶片的表面连续形成隔离材料。
在另一个实施例中切口线区域包括前迷的具有导电材料的层堆叠 (例如连续形成的金属层)，所述导电材料可以再次围绕电路或芯片 形成为闭合回路(沿周边连续形成)以及沿垂直于晶片横向延伸的方 向连续形成。因此所述方法包括刻蚀导电材料(或金属)的层堆叠的 另一步骤，所述步骤同时也可以除去用作掩模的光致抗蚀剂。附加的 刻蚀步骤再次除去衬底的一部分并且最后执行分开所述多个芯片的步 骤。
因此本发明的实施例可以由以下事实来表征单个附加光刻掩模层是合适的。为简单起见该附加光刻掩模层也叫做KE掩模(KE-切口 刻蚀)。因此可以通过例如下列两个选项中的一个进行管芯的分离
(IA) 通过利用KE掩模图案化的光致抗蚀剂层进行氧化物等离子
在硅晶片的上部表面('有源区)上的隔离材料的堆叠。'该隔离it料的 实例包括在MOS技术(MOS-金属氧化物硅)中使用的钝化层或氧化物 层。该氧化物等离子体干法刻蚀在硅晶片的表面上停止并且被显影以 具有特别快的刻蚀速率。
(2A)然后执行单晶硅晶片(衬底)的干法等离子体刻蚀，所述
刻蚀围绕硅中的集成电路芯片刻蚀出缝隙。缝隙的深度取决于最后预 期的芯片厚度。对该刻蚀步骤而言可以使用各向异性刻蚀使得晶片中 的邻近电路保持完整。
(3A)进行晶片背面研磨，所述背面研磨减小(硅)晶片的厚度 到缝隙的深度。这时，每个芯片彼此分离开并且为单切下来 (singulation)做准备。所述背面研磨也可以结合背面激光切割，尤 其是其中第二步骤的缝隙对于晶片或硅衬底的预期厚度而言不够深的 情形。
在选项B中，在芯片之间进行切割的两个部分的第一部分中唯一 使用金属湿法腐蚀。详细地，选项B包括下列步骤
(IB) 在晶片的制造过程中，构造金属(或其它导电材料)层的 堆叠，其中该金属层的堆叠被形成为围绕芯片边缘的线并且通过合适 的通路接触彼此连接。所述通路接触也可以被形成为缝隙。结果，利 用所得到的与KE掩模对准的金属堆叠线可以构造与KE掩模开口一样 宽或与切口线一样宽的连续金属层堆叠。氧化物等离子体刻蚀除去最 后的保护氧化物或氮化物(nitrite)层(例如钝化层)并且暴露顶部 金属层。基于例如过氧化氢、硫酸和水(叫做Piranha (食人鱼))的 湿法腐蚀可以选择性地腐蚀掉光致抗蚀剂(包括例如有机材料)以及 金属层堆叠。这种金属可以是铝、铜或钨。最后，将产生与KE掩模开 口一样宽的缝隙并且所述缝隙从晶片(硅)表面上分开芯片。
(2B)执行与选项A下叙述的相同的步骤。 (3B)执行与选项A下叙述的相同的步骤。
由于不需要临界尺寸控制来执行需要的制造过程，前面描述的两个选项的优点包括的事实为至少相对于当前的科技状况，必要的工 具不需要特别先进。可以使工具充分降低价格，因此将操作的制造成 本降到最小。另外，不再需要基于高速旋转刀片的经典切割工具。
因此，通过使管芯之间的空间损失最小，本发明的实施例应用确 定的半导体制造技术来分开制造在硅晶片上的硅器件或其它器件。
实施例是特别有利的，因为相对低成本的过程允许经济地实现非 常窄的划线或切口，其证明能产生较高的(硅)区利用。因此，通过 急剧减小分开相邻集成电路(芯片)的划线(切口线)的宽度，实施 例可以得到对晶片材料(包括例如硅)的最大利用。
此外实施例对于其面积小于3x3mW的产品是有利的并且由于机械 切割被消除或者被本发明的实施例代替，芯片的边缘包括改善的表面 结构，归因于等离子体或湿法腐蚀将芯片单切下来而没有由机械切割 方法引起的损伤。
图1示出用来分配集成电路120的常规或目前的传统方法的半导 体晶片110上的集成电路(芯片)120a-120f (总称为"120")的阵 列的示意图，所述集成电路120被容纳测试和监控(或测量)结构 150a-150c (总称为"150")的垂直划线(或切口线)130a-130b (总 称为"130")和水平划线(或切口线)140分开。使用(x， y)坐标 系，其中x方向表示水平方向并且y方向表示垂直方向。没有按比例 画出集成电路120a-120f的阵列。通过光刻工艺在晶片110上重复印 制了给定的次数n次，因此在晶片110上容纳了更大的芯片矩阵。
对于常规晶片110而言，垂直和水平划线130a-130b、 140包括例 如大于大约50 nm或标称大约62 jim的宽度。图1示出一个水平切口 线140和两个垂直切口线130a、 130b。水平切口线140示范性地容纳 第一和第二测试和监控结构150a和150b，所述第一和第二测试和监控 结构150a和150b包括例如过程控制监控测试结构，而第一垂直切口 线130b包括笫二测试和监控结构150b并且第二垂直划线130a包括第 三测试和监控结构150c。当然，这仅仅是实例。也可以使用在切口线 内的其它类型的结构和设置在其中的另外数目的结构。因此，该常规 晶片110包括宏观的(with macros)垂直/水平切口线(划线)。垂 直划线130a-130b包括宽度KWV并且水平划线140包括宽度KWH。芯片 120a-120f被密封圈160围绕，其中密封圏160包括垂直宽度SRV和水平宽度SRH。类似地，芯片120a-120f包括垂直宽度CW和水平宽度或 长度CL。
因此图1示出了具有坐标x和y的光刻掩模版区，其中x坐标沿 水平方向并且y坐标沿垂直方向。此外，在图1中仅芯片120在区域 170内部的一部分被示出，即第一到第六芯片120a到120f。芯片 120a-120f的中心对准垂直对准线180和水平对准线190的交点。然而， 示出的设置仅起举例说明的作用。也可以使用芯片的其它规则或不规 则的设置和形状，例如切口线的六边形形状和其它延伸。此外，芯片 的数量也是可变的并且可以低于或高于6。对于下面的图2和3情况也 是如此，图2和3也示出了相应的顶视图。
图2示出根据本发明的实施例设置的具有芯片120a、 120b的晶片 110或在半导体晶片110上的集成电路阵列的示意图。使用不对称的垂 直划线130和水平划线140的设置。详细地，在该实施例中将宽的垂 直划线130不对称地减小到宽度KWV2为例如大约2 nm的窄划线132a、 132b，而对于常规宽度KWH水平划线140没有变化。另外在该实施例 中垂直划线130的一个实例在光刻掩模版内被保持在原始宽度KWV。在 另外的实施例中也有更多的垂直划线130可以保持在原始宽度KWV。
测试和监控结构150a-150c被示范性地示出沿水平划线140和垂 直划线130设置，其中第一测试和监控结构150a和第二测试和监控结 构150b被示范性地示出沿水平划线140设置并且第三测试和监控结构 150c被示范性地示出沿垂直划线130设置。自然地，这仅仅是实例， 也可以使用在切口线内的其它类型的结构和设置在其中的另外数目的 结构。在另一个实施例中，介绍了具有窄宽度的附加水平划线142 (图 3)，也介绍了具有常规宽度KWH的附加水平划线140，并且测试和监 控结构150分布在宽的水平划线140。类似地，可以设置附加的宽垂直 划线130使得测试和监控结构150或它们的一部分可以分布在不同的 宽垂直划线130上。
芯片120a、 120b包括与以前相同的几何形状、长度CL和宽度CW， 密封圈160也一样。芯片120a、 120b仅沿晶片表面移动，使得在(x， y)平面内使宽划线(水平划线140和/或垂直划线130)变窄。
图3示出半导体晶片110上的集成电路或芯片120a、 120b的阵列 的示意图，其中宽水平划线140和宽垂直划线130两者都减小到大约2
12jim的示范性宽度。需要的测试和测量结构150可以被集中在区域155 中并且取代一个(或多个)管芯。如前所述，在图3中仅移动芯片U0a、 120b以将宽水平划线140的宽度从值KWH减小到具有大约2 jim的示范 性值的值KWH2来获得窄水平划线142。以相同的方式减小宽垂直划线 130的宽度KWV使得出现具有宽度KWV2的窄垂直划线132。窄垂直划 线132的宽度KWV2和窄水平划线142的宽度KWH2例如可以包括2 jim 而不是宽(常规)水平和垂直划线140、 130的大约60,的示范性值。 仅为了完整起见，要注意的是，上述图是基于这样的假定晶片是具 有大约3 mm的边缘排除(edge exclusion)和大约60 的常规切口 宽度的200 mm直径的晶片。
图4提供一个曲线图，所述曲线图示出根据本发明的实施例的作 为芯片面积的函数的通过将水平切口宽度或水平划线140与垂直切口 宽度或垂直划线130从大约62 nm的标称(当前)值减小到大约2 的值引起的每个晶片中的芯片数量的增加。图4中的曲线图示出所述 的水平和垂直切口宽度从大约62 nm到大约2 nm的减小与此外作为芯 片面积函数的净珪利用(net silicon utilization )的增加之间的近 似关系。
图5a到5e示出根据选项A切割晶片110并且以例如图3中所示 的方式设置芯片120a、 120b的工艺流程的步骤。在概述所述工艺步骤 之前，相对于图5a更详细地描述晶片110。
图5a示出通过晶片110的截面，其中所述截面是沿图3中越过第 一芯片120a的一部分和第二芯片120b的一部分的线5-5，制作的。在 图5a中第一芯片120a被示出在左手侧并且第二芯片120b的部分被示 出在右手侧，其中两个芯片被垂直切口线区域132a分开。晶片110包 括具有第一表面212和第二表面214的衬底210，其中层堆叠220形成 在第一表面212上。层堆叠220包括交替第一材料222和第二材料224 的层组件。第一材料222包括例如氧化硅，并且第二材料224包括例 如氮化物。沿着第二材料224的层，用于金属化的各级(levels)被
形成为金属层M1、 ...、 M6，所述金属层M1.....M6被第一材料222分
开。所述金属层M1.....M6中的每一个都包括沿层堆叠220横向形成
在不同地方的不同部分(多个部件)。例如第一金属层的第一部分Mla 形成在第一芯片120a处并直笫一金属层的第二部分Mlb形成在第二芯片120b处等等。此外所述金属层M1、 ...、 M6可以通过通路接触VI、 V2、 ...、 V5连接。例如，通路接触V2a连接金属层M2a和M3a (在第 一芯片120a中)。第一金属层M1可以通过接触插塞(contact plug) 被连接到衬底210。
在实施例中，如图5a中所示，有六个具有第一材料222的层，所 迷六个具有第一材料222的层被五个具有第二材料224的层分开，并 且当从第一表面212看时，在层组件220中的最后的层包括隔离层226。 当然，也可以使用其它数目的层222，并且层的顺序可以变化达到这样 的程度 一个在另一个之上地设置两种以上的材料。因此，尽管在下 文中层Mi (0<i<n)的数目n被假定是6，但也可以使用其它数目。村 底210包括设置在第一芯片120a中的第一装置230a和设置在第二芯 片120b中的第二装置230b。第一和第二装置230a和230b例如可以包 括衬底210 (包括例如硅)中的具有掺杂区的晶体管。第一装置230a 可以通过第一接触插塞232a连接到金属层Mla并且第二装置230b可 以通过笫二接触插塞232b连接到金属层Mlb。金属层Mla和Mlb通过
通路接触Via.....V5a和Vlb.....V5b依次连接到金属层M2a、 M3a、…、
M6a和M2b、 M3b、…、M6b。第一芯片120a净皮第一密封圈160a密封并 且第二芯片120b被第二密封圏160b密封，其中第一和第二密封圏160a 和160b均包括金属层Ml、 M2、…、M6的两个部件，金属层M1、 M2、...、 M6的所述两个部件通过通路接触VI、 V2、 ...、 V5的两个部件被连接。
更详细地，金属层Mi = (Ml、 M2、 M3、…、M6 )包括多个部件Mia、 Mib、 Mic、 Mid、 Mie和Mif (下标i = 1、 2、…6计数不同的级)。金 属层Mia被设置在第一芯片120a处，金属层Mib被设置在第二芯片 120b处，第三和笫四金属层Mic和Mid被设置在第一密封圈160a处并 且金属层Mie和Mif被设置在第二密封圈160b处。金属层Mi通过通 路接触Vi连接，其中通路接触Vi的部件Via又接触第一芯片120a处 的金属层Mia，通路接触Vib连接第二芯片120b处的金属层Mib，通 路接触Vic和Vid连接第一密封圈160a处的Mic和Mid。通路接触Vie 和Vif连接笫二密封圏160b处的Mie和Mif 。这样，第一表面212与 最后的金属层M6连接，所述最后的金属层M6通过第一材料222的最 后部分又与隔离层226分开。
用于金属层M1、 M2.....M5的可能的材料包括铝或铜，金属层M6可以包括铝，通路接触V1、 V2.....V6可以包括铝或铜。通路接触V5
和接触插塞可以包括钨。这些是示范性材料并且其它实施例包括不同 的材料。另外，在其它实施例中层的数目以及金属化的数目不同。
在图5a中描述的情形中，形成在衬底210、堆叠220和隔离或钝 化层226内的芯片可以被完全加工，因为这些芯片仅仅需要被切割并 且关于芯片的电路示意图不需要进一步处理。上部金属层M6的一些部 分可以形成或与接触焊盘接触，为了容易理解图5a和随后的图，所述 接触焊盘在图5a中没有被示出。所述接触焊盘允许芯片电路的外部接 触并且保持不被隔离层226覆盖，所述隔离层226另外覆盖除了切口 线区域之外的所有芯片区域。
在解释晶片的结构之后，接下去描述切割步骤。在切割晶片110 的第一步骤中，在隔离层226上沉积KE抗蚀剂层310， KE抗蚀剂层310 例如可以包括有机材料并且通过利用KE掩模被图案化。
图5b示出具有第一部分310a和第二部分310b的KE抗蚀剂层310 的图案化结果，所述第一部分310a和第二部分310b被由于图案化形 成的开口 320分开。开口 320沿垂直切口线132a定位(所述切口线132a 沿垂直于制图平面的方向连续)。因此KE抗蚀剂层的第一部分310a 形成在具有第一密封圈160a的第一芯片120a上，KE抗蚀剂层的第二 部分310b形成在具有第二密封圈160b的第二芯片120b上，并且沿开 口 320，隔离层226被暴露。在隔离层226的曝光之后，可以对KE抗 蚀剂层的第一和第二部分310a、 310b进行显影。KE抗蚀剂层310的图 案化例如可以包括刻蚀步骤。
图5c示出随后的步骤，其中沿垂直切口线区域132a除去隔离层 226和层堆叠220。该除去步骤例如可以包括停止在衬底210上的刻蚀， 并且从而在具有第一密封圈160a的第一芯片120a的位置处和在具有 第二密封圈160b的第二芯片120b的位置处层堆叠220被开口 320分 开，使得层堆叠220分成不同的部分，被密封圏密封的每个芯片都是 所述层堆叠220的一个部分。该步骤除了隔离层226之外还刻蚀示范 性氧化物层222和示范性氮化物层224，所述隔离层226也可以包括氮 化物材料。在该步骤中，也可以除去衬底210的少量厚度，即，刻蚀 并不是正好停止在衬底210上。这种刻蚀的实例是氧化物等离子体干 法刻蚀。图5d示出后面的步骤，其中衬底210的部分326被除去使得开口 320延伸到衬底210的内部。除去衬底210的部分326的步骤例如可以
包括干法等离子体刻蚀并且可以以各向异性的方式进行，那意味着衬 底210仅沿朝第二表面214的垂直方向被开口。可替换地，也可以在 从隔离层226除去KE抗蚀剂层310之后执行除去衬底210的部分326 的步骤，衬底210的部分326的深度D取决于切割过程后芯片120a、 120b的期望厚度(或芯片120a、 120b的被减薄的衬底)并且可以例如 通过刻蚀过程的长度来被调整。
在图5e中KE抗蚀剂层310从隔离层226被除去并且衬底210从 第二表面214被减薄，使得具有第一密封圈160a的第一芯片HOa与 具有第二密封圈160b的第二芯片120b分开。这意味着减薄的衬底no， 的厚度DS小于衬底210的部分326的深度D。因此，第一芯片120a和 第二芯片120b不再相连并且彼此分开。类似地，晶片IIO上的剩余芯 片被分开使得所有的芯片120单切下来，这完成了切割过程。背面减 薄工艺可以例如执行村底210的减薄。
图6a到6e示出根据前述选项B切割晶片110的另一个工艺流程。
图6a示出晶片110的起始点，所述晶片110与图5a中所示的晶 片110沿垂直切口线区域132a的路线不同，层堆叠220包括从第一表 面212到最后的金属层级M6的导电材料。因此，切口线区域132a包 括例如由沿金属级M1、 M2、 M3、 ...、 M6的多个金属层形成的层堆叠，
所述金属级M1、 M2、 M3、…、M6可以依次通过通路接触VI、 V2、 V3.....
V5被连接。在最后的金属级M6上，有两个隔离层225和226，所述隔 离层225和226也保护晶片110。在另一侧，接触插塞CP连接第一金 属级M1与衬底210。
金属层的第六级M6的合适材料是铝，第一金属层Ml和衬底210 之间的通路接触V5和接触插塞CP例如可以包括鵠，并且金属级M1到 M5以及通路接触VI到V4的材料例如可以包4舌铝或铜。
正如图5a和5b，在第一步骤中沉积KE抗蚀剂层310，以这样的 方式图案化所述KE抗蚀剂层310:沿分开具有第一密封圏160a的第一 芯片120a与具有第二密封圏160b的第二芯片120b的垂直切口线区域 132a存在开口 320。开口 320还暴露隔离层226，并且任选地，在切割 晶片IIO的该步骤期间显影KE抗蚀剂层310。在图6b中，为了除去包括例如氧化硅和氮化物的隔离层226和另 外的隔离层225，执行选择性刻蚀步骤。金属层的第六级M6沿开口 320 被暴露。
在顶部氮氧化物(oxinitrite)层的KE刻蚀之后，图6c示出这 样的刻蚀步骤，其中从开口 320到衬底210的第一表面212除去沿层 堆叠220的导电材料。因此，沿着垂直切口线区域132a，具有第一密 封圏160a的第一芯片120a的层堆叠220与具有第二密封圈160b的第 二芯片120b的层堆叠220分离开。沿垂直切口线区域132a除去导电 材料的该步骤可以例如包括刻蚀步骤，所述刻蚀步骤选择性地刻蚀金 属层M6到Ml、通路接触VI到V5以及接触插塞CP并且停止在例如衬 底210上。在该刻蚀步骤期间，衬底210也可以在一定程度上被刻蚀 (在该图中未示出)使得在该步骤期间衬底210的一部分也被除去。
除去导电材料的步骤例如可以包括KE切口刻蚀、湿法腐蚀，所述 湿法腐蚀是基于例如叫做Piranha (食人鱼)的化学溶液，所述化学溶 液选择性地除去有机光致抗蚀剂以及金属物质。自然，其它化学溶液 也是可应用的。在除去沿垂直切口线区域132a的开口 320内部的导电 材料时，也可以除去KE抗蚀剂层310(或它们的部分310a、 310b等)。 通过适当选择化学溶液，这是可以实现的。
图6d示出一个步骤，其中村底210的一部分326被除去例如到深 度D,所述深度D小于村底210的厚度L。图6d也示出，在除去层堆 叠220内部的金属层的刻蚀步骤期间，也除去衬底210的少量厚度AD。 正如图5d中描述的工艺步骤，该步骤可以包括仅沿垂直切口线区域 132a除去衬底材料的各向异性刻蚀，并且可以包括等离子体刻蚀步骤。
图6e示出随后的从第二表面214开始的晶片210的下一个减薄工 艺的结果，使得衬底包括厚度DS， 一般而言所述厚度DS小于在先前步 骤中除去的衬底210的部分326的深度D。结果，具有第一密封圈160a 的第一芯片120a与具有第二密封團160b的第二芯片120b分离开。以 相同的方式，其它芯片120也被分开使得晶片120单切成多个芯片。 正如在选项A中，衬底210的该减薄工艺可以例如包括背面研磨工艺。
总之，图5a到5e示出选项A的工艺步骤的示意图并且图6a到6e 示出选项B的工艺流程图，其中采用光刻掩模KE310。 KE掩模310被 设计成例如容纳仅大约2 nm的缝隙，所述缝隙围绕在管芯的(四)侧
17而没有中断。
图7示出包括第一KE掩模层310a的第一芯片120a、包括第二 KE 掩模层310b的第二芯片120b、以及包括第三KE掩模层310c的第三芯 片120c。第一和第二芯片120a和120b被密封圏160密封并且被宽度 为KW2的切口线区域132、 142 (在所述图中切口线区域可以是水平或 垂直的)分开。由于如图5a到5e或图6a到6e所描述的工艺步骤， 笫一芯片120a的第一层堆叠220a、第二芯片120b的第二层堆叠220b 以及第三芯片120c的第三层堆叠220c被所述刻蚀工艺分开，并且另 外衬底210沿切口线区域132、 142被切到深度D。在如图7中所示的 实施例中，衬底210的减薄被执行一段长的时间直到芯片120a-120c 单切下来。因此，如果村底210包括原始厚度L，则进行减薄直到减 薄的衬底210，包括至多为D的厚度，所述厚度D是在如前所述的刻蚀 工艺期间衬底210的部分326的去除深度。
衬底210的原始厚度L可以例如包括大约700 nm的值，并且深度 d可以例如处在大约IO和大约100 nm之间的区域中、或在大约20到 大约50 nm之间的区域中。因此，在该实施例中，晶片210的研磨工 艺或减薄工艺为很薄的芯片120分开每一个芯片120，其中减薄的衬底 210，仅包括近似等于深度D的厚度。
图8示出包括分开每个芯片120的切割(例如背面激光切割)的 另一个实施例。如果衬底210包括超过深度D的厚度，则这是特别有 利的。例如，如果减薄的衬底210，将具有大约180 nm或大约100 jim 以上的厚度Ll，使得工艺上难以除去村底210的部分326达到该高值 Ll的深度D。因此，选择不同的方法。在第一步驟中，衬底210从原 始值L被减薄到目标值Ll，产生具有第二表面214，的减薄的衬底210，。 在该步骤中芯片120仍然没有被分开，因此需要第二步骤，在第二步 骤中从所述第二表面214，沿切口线区域132、 l42对减薄的衬底210， 执行切割。
例如，利用该过程，背面激光束切割可以分开芯片120，并且该激 光束切割可以沿切口线区域132、 142进行并且包括宽度W。如所述， 从减薄的衬底210，的第二表面214，执行激光束切割直到所述激光束沿 切口线区域132、 142穿透减薄的衬底210，以获得到被去除部分326的 开口连接。因此，执行所述切割至少到这样的深度所述深度是厚度L1和深度D之间的差。
激光束或激光锯可以例如包括在大约5 nm到大约50 nm的范围内 或在大约10jim到大约20,之间的宽度W，并且在该实施例中原始晶 片厚度L可以是大约700 nm。如果减薄的衬底210，包括特定的最小厚 度L1，所述L1大于深度D，并且所述Ll在工艺上又难以通过前述的 (刻蚀)方法获得，则该实施例是特别有利的。
权利要求
1. 一种晶片，包括多个芯片，所述芯片通过切口线区域彼此隔开；以及用来测试和监控所述多个芯片的处理的控制结构，所述控制结构设置在晶片的分开区上，其中所述分开区不同于所述切口线区域。
2，如权利要求l所述的晶片，其中所述控制结构包括过程控制监控结构、光刻对准结构、晶片级可靠性测试电路、膜厚和/或临界尺寸测量结构中的至少一个。
3. 如权利要求l所述的晶片，其中所述控制结构占用邻接区域的 至少一部分，所述邻接区域包括比每个芯片的占用空间大的占用空间， 所述芯片被设置在所述邻接区域外面的晶片上。
4. 如权利要求l所述的晶片，其中所述切口线区域包括至少一个 水平以及至少一个垂直切口线区域。
5. 如权利要求l所述的晶片，其中所述晶片包括半导体衬底和导 电互连层，其中除了通路连接之外所述导电互连层通过绝缘材料与半 导体衬底分开。
6. 如权利要求5所述的晶片，其中所述绝缘材料包括氧化物并且 所述导电互连层包括金属层。
7. 如权利要求5所述的晶片，其中所述半导体衬底包括面对所述 导电互连层的平坦表面，所述平坦表面包括这样的平面度所述平面 度跨越所述切口线区域和所述多个芯片的邻近所述切口线区域的部分 是恒定的。
8. 如权利要求5所述的晶片，其中所述通路连接连接所述导电互 连层与集成到半导体衬底中的至少一个电装置。
9. 如权利要求l所述的晶片，其中至少一个切口线区域包括小于 5 jim的宽度。
10. —种晶片，包括 衬底；设置在衬底上的层堆叠；以及横向分布在晶片内的多个电路，所述电路通过一个或多个切口线 区域彼此分开，其中所述层堆叠包括在所述切口线区域内的导电材料。
11. 如权利要求io所述的晶片，其中所述导电材料包括金属材料。
12. 如权利要求10所述的晶片，其中所述层堆叠包括通过通路接 触连接的多个金属层。
13. 如权利要求12所述的晶片，其中所述金属层包括铝、钨和/ 或铜。
14. 如权利要求10所述的晶片，进一步包括接触焊盘，所述接触 焊盘被配置得允许所述多个芯片的外部接触并且通过通路连接电连接 到导电互连层或电连接到集成到半导体衬底中的电装置。
15. 如权利要求14所述的晶片，包括暴露的钝化层，所述钝化层 除了晶片的接触焊盘之外完全覆盖所述多个芯片。
16. —种晶片，包括； 衬底；设置在衬底上的层堆叠，所述层堆叠包括通过通路连接被耦合的 多个导电互连层；接触焊盘，所述接触焊盘被配置得允许多个芯片的外部接触并且 通过通路连接电连接到导电互连层或电连接到集成到半导体衬底中的电装置；横向分布在晶片内的多个电路，所述电路通过一个或多个切口线 区域彼此分开；以及刻蚀掩模层，所述刻蚀掩模层掩蔽包括接触焊盘的层堆叠并且暴 露所述切口线区域。
17. —种切割半导体晶片的方法，所述方法包括 湿法腐蚀晶片的切口线；以及 干法刻蚀晶片的切口线。
18. 如权利要求17所述的方法，其中在湿法腐蚀之后执行干法刻蚀。
19. 如权利要求17所述的方法，其中所述半导体晶片包括具有主 表面的衬底、设置在所述主表面上的层堆叠和横向分布在晶片内的多 个电路，所述电路通过一个或多个切口线区域彼此分开，所述层堆叠 包括在所述切口线区域内的导电材料，其中所述湿法腐蚀腐蚀在所述切口线区域内的导电材料的至少一 部分，以及其中干法刻蚀刻蚀在所述切口线区域内的衬底的至少一部分。
20. 如权利要求19所述的方法，进一步包括从与所述主表面相对 并且与所述切口线区域横向对准的側锯衬底的步骤。
21. 如权利要求19所述的方法，其中执行湿法腐蚀步骤使得衬底 充当腐蚀停。
22. 如权利要求17所述的方法，其中所述湿法腐蚀使用过氧化氢、 硫酸和/或水。
23. 如权利要求17所述的方法，其中所述干法刻蚀是氧化物等离 子体刻蚀。
24. 如权利要求17所述的方法，其中所述晶片包括钝化层，所述 方法进 一 步包括通过使用抗蚀剂层刻蚀所述钝化层的步骤，以及其中执行湿法腐蚀步骤使得所述抗蚀剂层被除去。
25. —种用来生产芯片的方法，所述方法包括 在包括导电互连层的晶片上制造多个芯片、用来表面安装或线结合所述芯片的外部接触；以及 切割晶片上的所述芯片，其中在处理步骤之后执行切割步骤并且所述切割步骤包括刻蚀。
全文摘要
本发明涉及晶片和切割晶片的方法。一种包括多个芯片的晶片，所述芯片中的每一个通过包括减小了宽度的切口线区域彼此隔开。
文档编号H01L27/118GK101459180SQ20081017543
公开日2009年6月17日 申请日期2008年11月12日 优先权日2007年11月12日
发明者A·瓦特, F·斯特芬, G·米科利, J·巴斯卡兰 申请人:英飞凌科技股份公司