专利名称：半导体装置的制作方法
技术领域：
本发明是有关于一种主动固态元件，且特别是有关于一种位于半导体上的 多层金属层。
背景技术：
在电子业里，集成电路系指一种微小化的电子电路，其主要包括半导体元 件，有时也包括被动元件。 一般而言，这种电子电路大都被制造在半导体基材
的表面里。由于集成电路具有低成本与高效能的优势，因此自从1950年代， 德州仪器公司(Texas Instruments)的杰克基尔比(Jack Kilby)与快捷半导体公司 (Fairchild Semiconductor)的罗伯诺伊思(Robert Noyce)首先提出第一代的集成 电路之后，集成电路就迅速地被应用在各种元件中。
一般来说，制造者大多会在晶片上同时制造多个集成电路，接着才会将晶 片切割为个别的芯片。虽然传统上芯片的最上层会沉积一层保护层，但此一保 护层并无法保护芯片的侧缘。因此，若没有适当的保护措施，芯片的侧缘将会 遭受水气及离子的污染。
为了因应上述问题， 一种被称之为封环(seal rings)或保护环(guard rings)的 结构也就渐渐发展了起来。这种封环结构一般是由包围芯片上缘的金属嵌条所 构成。制造者可在切割晶片以前，将封环制造于每一芯片上，以强化芯片的结 构强度，并同时避免水气或离子污染物进入芯片的主动电路区，影响操作的稳 定性。
发明内容
由于封环本身的形状大多为封闭曲线，因此封环中往往会产生感应电流， 影响芯片的操作。虽然可以通过将封环切开来破坏原本为封闭曲线的结构，但 切开封环所形成的缺口却往往会提供一条绝佳的路径，让水、湿气、离子污染 物、甚至是裂缝借此进入封环内。因此，本发明所要解决的技术问题就是在提供一种半导体装置，用以解决 上述的两难问题。
为了实现上述目的，根据本发明的一实施例，本发明提供一种半导体装置， 包含一第一电路、 一第一封环以及至少一第一缺口。第一封环环绕第一电路。 第一缺口切开第一封环，且此第一缺口呈Z字形。
为了实现上述目的，根据本发明的另一实施例，本发明另提供一种半导体 装置，包含一第一电路、 一第一封环以及至少一第一缺口。第一封环环绕第一 电路。第一缺口切开第一封环，且此第一缺口包含一内开口、 一外开口以及一 连接沟。其中，内开口位于第一封环内侧。外开口位于第一封环外侧，且此外 开口与内开口并未对齐。连接沟连接内开口与外开口。
为了实现上述目的，根据本发明的再一实施例，本发明再提供一种半导体 装置包含一基底、多个介电层、 一第一电路、 一第一封环以及至少一第一缺口。 介电层形成于基底上。第一封环环绕第一电路，且此第一封环嵌于介电层中。 第一缺口切开第一封环，且此第一缺口包含一 内开口 、 一外开口以及一连接沟。 其中，内开口位于第一封环内侧。外开口位于第一封环外侧，且此外开口与内 开口沿着第一封环的环绕方向分开设置。连接沟连接内开口与外开口 。
虽然第一缺口看似会提供一条进入第一封环的路径，但事实上，第一缺口 所提供的是一条十分长且迂回曲折的路径，因此污染物或裂缝将难以通过第一 缺口进入第一封环内。
为让本发明的实施方式更明显易懂，所附附图的详细说明如下所示。只是 需特别注意的是，根据此产业的一般性惯例，附图中有部分特征己任意放大或 縮小，而未按实际比例绘示，以便清楚讨论。此外，在说明书与附图中，相同 的号码将表示相关或相同的特征。
图1是依照本发明一实施例的半导体装置的上视图2是图1的部分A的放大图3是沿着图2的线段B-B'的剖面图。主要元件符号说明
110:第一电路 120:第二电路130:第一封环132:第一部分
134:第二部分140:第一缺口
142:内开口144:连接沟
146:外开口150:第二缺口
160:第二封环162:第三部分
164:第四部分170:第三缺口
200:基底210:浅沟渠隔离
220:主动区240:介电层
240a:介电层240b:介电层
250:金属层250a:金属层
260:金属插塞260a:金属插塞
262a:线接触264a:方接触
270:第一保护层272:孔洞
280:第二保护层282:孔洞
290:金属垫292:连接部
294:翼部A:部分
B-B':线段C-C，周缘
Dc:距离Dn:距离
距离Ds:距离
Lc:长度p1:箭头
P2:箭头SD:环绕方向
S-S':切割道wc:宽度
Wo:宽度ws:宽度
ww:宽度WP:宽度
具体实施例方式
以下将揭露本发明的具体实施方式
。应了解到，本发明提供了许多可应用 的发明概念，其可以各种方式予以实现，并不限于以下所举。以下所揭露的内 容仅为例示如何制造与使用申请专利的发明，不应据此限制请求项的范围。
图1是依照本发明一实施例的半导体装置的上视图。如图所示， 一种半导体装置包含一第一电路110、 一第一封环130以及至少一第一缺口 140。第一 封环B0环绕第一电路110。第一缺口 140切开第一封环130，且此第一缺口 140呈Z字形。
图2是图1的部分A的放大图。如图所示，上述的第一缺口 140包含一 内开口 142、 一外开口 146以及一连接沟144。其中，内开口 142位于第一封 环130内侧。外开口 146位于第一封环130外侧。连接沟144连接内开口 142 与外开口 146。在本实施例中，上述的外开口 146与内开口 142并未对齐。亦 即，上述的外开口 146与内开口 142并未排列呈一直线。或者说，上述的外开 口 146与内开口 142沿着第一封环130的环绕方向SD分开设置。
虽然第一缺口 140看似会成为水、湿气、离子污染或裂缝进入第一封环 130的绝佳路径，但事实上，第一缺口 140所提供的是一条十分长且迂回曲折 的路径，因此水、湿气、离子污染或裂缝将难以通过第一缺口 140进入第一封 环130内。第一缺口 140的尺寸应视实际需要而定。在本实施例中，内开口 142的宽度Wo可为约2 连接沟144的宽度Wc可为约1 连接沟144 的长度Lc可为约4 12pm。
此外，图1的半导体装置可另包含一第二电路120，其与第一电路110分 开设置，且此第二电路120亦为第一封环130所环绕。在这种情况下，第一封 环130内可能会产生感应电流，并进而干扰第一电路110与/或第二电路120 的操作。为了因应这种情况，图1的半导体装置可另包含一第二缺口 150，其 与第一缺口 140具有大致相同的结构，且此第二缺口 150与第一缺口 140可将 第一封环130区分为靠近第一电路110的第一部分132，以及靠近第二电路120 的第二部分134。
具体而言，上述的第一缺口 140与第二缺口 150将切开第一封环130，以 分别阻断从第一部分132到第二部分134的导电路径(如箭头Pi、 P2所绘示)。 因此，噪声(亦即，感应电流)将无法经由第一封环130，从第一电路110耦合 至第二电路120，或从第二电路120耦合至第一电路110。
参照图1，本实施例的半导体装置可另包含一第二封环160以及至少一第 三缺口 170。第二封环160环绕第一封环130。第三缺口 170切开第二封环160， 且此第三缺口 170并未对齐第一缺口 140或第二缺口 150，以延长水、湿气、 离子污染或裂缝进入第一封环130内部的路径。上述的第三缺口 170的配置应视实际需要而定。在图2中，第一缺口 140与第三缺口 170之间的距离DN(沿 着第一封环130的环绕方向SD)可为约20 100 pm。此外，第三缺口170可 与第一缺口 140(以及第二缺口 150)具有大致相同的结构。亦即，第三缺口 170 亦可呈Z字形。
如图1所示，第三缺口 170的数量可为多个，且此第三缺口 170可将第二 封环160区分为靠近第一电路110的第三部分162，以及靠近第二电路120的 第四部分164。具体而言，上述的第三缺口 170将切开第二封环160，以分别 阻断从第三部分162到第四部分164的导电路径(如箭头Ph P2所绘示)。因此， 噪声(亦即，感应电流)将无法经由第二封环160，从第一电路IIO耦合至第二 电路120，或从第二电路120耦合至第一电路110。
参照图2，第一封环130的宽度Ws可为约4pm，且第二封环160的宽度 亦可为约4 pm。第一封环130与第二封环160之间的距离Ds可为约2 Mm。 此夕卜，第一封环130内侧与切割道(scribeline)S-S'(注半导体装置将由切割道 S-S'与晶片分离)之间的距离DL可为约ll Hm。第一封环130内侧与电路区(注 电路区即图1的第一电路IIO与第二电路120的所在区域)周缘C-C'之间的距 离Dc可为约9pm。
图3是沿着图2的线段B-B'的剖面图。如图所示，本实施例的半导体装 置可另包含一基底200，以及多个介电层240形成于其上。上述的第一封环130 嵌于这些介电层240中。具体而言，此第一封环130可延伸穿越所有的介电层 240。此外，第二封环160亦可嵌于这些介电层240中。
如图3所示，第一封环130可包含一主动区(active region)220、至少一金 属层250以及至少一金属插塞(metal plug)260。主动区220形成于基底200中， 且此主动区220的两侧均为浅沟渠隔离(shallow trench isolation; STI)210。金 属层250的数量可为多个，且这些金属层250彼此间可间隔一介电层240。此 外，金属插塞260的数量亦可为多个，且这些金属插塞260介于这些金属层 250之间。
举例来说，金属层250a形成于介电层240a中，且介电层240b介于金属 层250a与主动区220之间。金属插塞260a介于金属层250a与主动区220之 间。
金属插塞260a可包含两彼此分开设置的线接触(line contacts)262a，以及介于两者之间的方接触(square contacts)264a。两线接触262a之间的距离可为约 3 3.27pm，而方接触264a彼此之间的距离则可为约0.125 0.54pm。此夕卜， 线接触262a与金属层250a边缘之间的距离可为约0.14 0.275 pm。至于第二 封环160则可与第一封环130具有大致相同的尺寸与结构。
图3所示的第一封环130与第二封环160可通过双大马士革法(dual damascene process)制造而成。其中，金属层250与金属插塞260的材料可选用 铜或钨。介电层240的介电常数可为约1 4.2。具体而言，介电层240的材料 可选用氟硅玻璃(fluorinated silicate glass; FSG)、掺碳氧化物(carbon doped oxide ; CDO)、 非晶氟"f七碳(fluorinated amorphous carbon)、 非晶碳氢 (hydrogenated amorphous carbon)、 氢化倍半氧硅綜(hydrogenated silsesquioxane)、聚芳醚(poly(arylene ethers))、聚并环丁烷(cyclotene)、氧化硅 气凝胶(silicone oxide aerogel)或氧化硅干凝胶(silicone oxide xerogel)。此夕卜，介 电层240的形成方法可为旋镀(spin coating)或化学气相沉积Cchemical vapor deposition; CVD)。
如图3所示， 一第一保护层270可覆盖最外层的金属层250与介电层240。 此第一保护层270可具有至少一孔洞272暴露出部分的最外层的金属层250。 一金属垫290可形成于最外层的金属层250上。具体而言，此金属垫290可具 有一连接部292与两翼部294。连接部292可填满第一保护层270的孔洞272， 而翼部294则位于第一保护层270上。连接部292的宽度Wp可为约2 pm，而 每一翼部294的宽度Ww则均可为约1 2 jam。此外，金属垫290的材料可选 用铝。
一第二保护层280可覆盖第一保护层270与金属垫290。此第二保护层280 亦可具有至少一孔洞282暴露出部分金属垫290。
虽然本发明的实施方式已揭露如上，然本发明的保护范围并不限定于说明 书所述的特定实施方式(包含任何程序、装置、制法、化学组成、手段、方 法及步骤)，本发明所属技术领域具有通常知识者，在不脱离本发明的精神和 范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要 求书所界定的范围为准。亦即，举凡任何程序、装置、制法、化学组成、手段、 方法及步骤，不论是现在已经存在或者是后续发展而得者，只要与本发明上述 实施方式所揭露的程序、装置、制法、化学组成、手段、方法及步骤具有大致 相同的功能，并达成大体相同的效果，均应属于本发明的保护范围。
权利要求
1、一种半导体装置，其特征在于，包含一第一电路；一第一封环，环绕该第一电路；以及至少一第一缺口，切开该第一封环，其中该第一缺口呈Z字形。
2、 根据权利要求1所述的半导体装置，其特征在在于，该第一缺口包含: 一内开口，位于该第一封环内侧；一外开口，位于该第一封环外侧；以及 一连接沟，连接该内开口与该外开口。
3、 根据权利要求1所述的半导体装置，其特征在在于，还包含 一第二电路，与该第一电路分开设置，且该第二电路亦为该第一封环所环绕，其中该第一缺口的数量为多个，且该多个第一缺口将该第一封环区分为靠 近该第一电路的一第一部分，以及靠近该第二电路的一第二部分。
4、 根据权利要求1所述的半导体装置，其特征在在于，还包含 一第二封环，环绕该第一封环；以及至少一第二缺口，切开该第二封环，其中该第二缺口与该第一缺口并未对齐。
5、 根据权利要求4所述的半导体装置，其特征在在于，该第二缺口呈Z 字形。
6、 一种半导体装置，其特征在于，包含 一第一封环，环绕该第一电路；以及 至少一第一缺口，切开该第一封环，其中该第一缺口包含 一内开口，位于该第一封环内侧；一外开口 ，位于该第一封环外侧，其中该外开口与该内开口并未对齐；以及一连接沟，连接该内开口与该外开口。
7、 根据权利要求6所述的半导体装置，其特征在在于，还更包含 一第二电路，与该第一电路分开设置，且该第二电路亦为该第一封环所环绕，其中该第一缺口的数量为多个，且该多个第一缺口将该第一封环区分为靠 近该第一电路的一第一部分，以及靠近该第二电路的一第二部分。
8、 根据权利要求6所述的半导体装置，其特征在在于，还包含 一第二封环，环绕该第一封环；以及至少一第二缺口，切开该第二封环，其中该第二缺口与该第一缺口并未对齐。
9、 一种半导体装置，其特征在于，包含 ""^"基底；多个介电层，形成于该基底上； 一第一电路；一第一封环，环绕该第一电路，且该第一封环嵌于该多个介电层中；以及 至少一第一缺口，切开该第一封环，其中该第一缺口包含 一内开口，位于该第一封环内侧；一外开口，位于该第一封环外侧，其中该外开口与该内开口沿着该第 一封环的环绕方向分开设置；以及一连接沟，连接该内开口与该外开口。
10、 根据权利要求9所述的半导体装置，其特征在在于，还包含 一第二电路，与该第一电路分开设置，且该第二电路亦为该第一封环所环绕，其中该第一缺口的数量为多个，且该多个第一缺口将该第一封环区分为靠 近该第一电路的一第一部分，以及靠近该第二电路的一第二部分。
11、 根据权利要求9所述的半导体装置，其特征在在于，还包含 一第二封环，环绕该第一封环，且该第二封环亦嵌于该多个介电层中；以及至少一第二缺口，切开该第二封环，其中该第二缺口与该第一缺口并未对齐。
12、 根据权利要求9所述的半导体装置，其特征在在于，该第一封环包含: 一主动区，形成于该基底中；一金属层，形成于该多个介电层其中之一，且该多个介电层其中的另一个 介于该金属层与该主动区之间；以及至少一金属插塞，介于该金属层与该主动区之间。
13、 根据权利要求12所述的半导体装置，其特征在在于，该金属插塞包含多个线接触，彼此分开设置。
14、 根据权利要求13所述的半导体装置，其特征在在于，该金属插塞包含多个方接触，介于该多个线接触之间。
全文摘要
本发明涉及一种半导体装置，包含一第一电路、一第一封环以及至少一第一缺口。第一封环环绕第一电路。第一缺口切开第一封环，且此第一缺口包含一内开口、一外开口以及一连接沟。其中，内开口位于第一封环内侧。外开口位于第一封环外侧，且此外开口与内开口并未对齐。连接沟连接内开口与外开口。
文档编号H01L23/00GK101447462SQ20081017905
公开日2009年6月3日 申请日期2008年11月27日 优先权日2007年11月30日
发明者侯上勇, 牛保刚, 蔡佳伦, 郑心圃, 陈俊宏 申请人:台湾积体电路制造股份有限公司