专利名称：半导体器件的制作方法
技术领域：
本发明中，PFET在具有(110)表面取向的珪层上形成并 且位于衬底中。压缩应力衬垫在PFET栅极和PFET源极/漏极区域上形 成，从而产生PFET沟道中的一级(primary)压缩纵向应变。拉伸应 力衬垫在邻近PFET放置的至少一个NFET上形成。拉伸应力衬垫在 NFET沟道中产生拉伸的纵向应变，相同的拉伸应力衬垫同样引入邻 近PFET的沟道上的二级(secondary)拉伸应力，当该至少一个NFET 横向邻近PFET时该应力对PFET栅极将是横向的，而当该至少一个 NFET纵向地邻近PFET时该应力对PFET栅极将是纵向的。PFET沟道 取向被选择以便使一级应变场和二级应变场的净效益最优化。净效益 最优化的PFET沟道的方位角(定义为PFET沟道中的电流方向与 (110)硅层中的[1T0晶向的平面内方向之间的角度)典型地落在约 0。到约55。的范围内，优选地角度在约25。到约55。的范围内。更复杂的 计算指出在高纵向压缩应力(例如大于l-2GPa)的情况下PFET沟道 方向在25。到55。范围内是特别优选的，因为具有这些方向的沟道在它 们的迁移率与应力关系曲线中显示更少的饱和。0017当二级纵向拉伸应力最小化而二级横向拉伸应力最大化 时二级拉伸应力对邻近的PFET是最有益的。这些二级应力的效应一 般随着FET尺寸和PFET到NFET间隔的缩短而增加。因此当纵向邻近 的NFET变得更加远离PFET时且当横向邻近的NFET变得更接近于 PFET时获得最大的好处，后一种情形随着PFET栅极线(即与电流垂 直的那个)的长度尺寸减小而自然发生。典型地，用于本发明的器件 的邻近的PFET和NFET的中心到中心间隔将在0.5-3jun范围内，其中 最典型的间隔平均值在lnm左右。晶向并且方位角基本上是45。。轴之间的第一角度的范围，(011)表面取向的平面内的纵向压 阻系数超过75.0xl(T"cmV达因。当第二角度在从约25°到约65。的范 围内时，对于Y轴与[100轴之间的第二角度的范围，(011)表面取 向的平面内的横向压阻系数的大小超过30.0xlO"cmV达因。因此，图 3中围绕Z轴的方位角a的优选值的范围是从约25。到约55。的重叠的 范围。压缩应力衬垫(未示出)覆盖由衬垫边界19包围的并且 包含PFET源极区域4、 PFET漏极区域4，、 PFET栅极线5、和第一 浅槽隔离部分6的区域。压缩应力衬垫对位于PFET栅极线5下方并 在源极区域4与漏极区域4，之间的PFET沟道(未示出)施加PFET 沟道方向上(即PFET中电流方向上)的一级压缩纵向应力Cl。 一 级压缩纵向应力Cl被施加在将源极区域4连接到漏极区域4，的方向 上。 一级应力在这里指的是由直接位于晶体管之上的应力衬垫产生的 应力，其中应力施加于该晶体管的沟道。图5中每一箭头的方向指的 是每一箭头表示的应力的方向。
晶向之间的方位角是从约25°到约55°；位于所述PFET沟道上方的PFET栅极线；压缩应力衬垫，其位于所述PFET栅极线、PFET源极区域、和PFET漏极区域上，其中所述压缩应力衬垫产生所述PFET沟道内的压缩的纵向应变；具有(001)表面取向的第二硅层；n型场效应晶体管(NFET)，其位于所述第二硅层上且包含NFET沟道、NFET源极区域、和NFET漏极区域；位于所述NFET沟道上方的NFET栅极线；以及拉伸应力衬垫，其位于所述NFET栅极线、所述NFET源极区域、和所述NFET漏极区域上，其中所述拉伸应力衬垫产生所述NFET沟道内的拉伸纵向应变和所述PFET沟道内的二级拉伸横向应力。
2. 权利要求l的半导体结构，其中所述PFET栅极线和所述NFET 栅极线具有相同的长度方向。
3. 权利要求2的半导体结构，其中所述NFET栅极线与所述第二 珪层中平面内[110]晶向对准。
4. 权利要求l的半导体结构，其中所述方位角是在从约25。到所 述lTO晶向与所述第一硅层中平面内[lTl晶向之间的角度的范围 内。
5. 权利要求l的半导体结构，其中所述方位角是在从所述[lTO
晶向与平面内[lTl晶向之间的角度到约55。的范围内。
6. 权利要求5的半导体结构，其中所述PFET沟道中的所述电流 方向基本上沿着[1TV^晶向并且所述方位角基本上是45。。
7. 权利要求l的半导体结构，其中所述衬底是包含体部分和绝缘 体上半导体(SOI)部分的混合取向衬底。
8. 权利要求7的半导体结构，其中所述体部分包含所述第一硅层 且所述SOI部分包含所述第二珪层。
9. 权利要求7的半导体结构，其中所述体部分包含所述第二硅层 且所述SOI部分包含所述第 一硅层。
10. 权利要求l的半导体结构，其中所述衬底是包含体部分和直 接硅键合(DSB)部分的混合取向衬底。
11. 权利要求l的半导体结构，进一步包括所述拉伸应力衬垫与 所述压缩应力村垫之间的边界，所述边界与所述PFET源极区域和所 述PFET漏极区域的边缘横向隔开小于0.3nm，并且与沿着所述PFET 栅极线的长度方向的中心线纵向隔开至少0.3nm。
12. 权利要求l的半导体结构，进一步包括 至少另一个n型场效应晶体管(NFET)，其位于所述第二硅层上并且包含至少另一个NFET沟道、至少另一个NFET源极区域、和至 少另一个NFET漏极区域；位于所述至少另 一个NFET沟道中的每一个上方的至少另 一个 NFET栅极线，其中所述拉伸应力衬垫位于所述至少另 一个NFET栅极 线、所述至少另一个NFET源极区域、和所述至少另一个NFET漏极区 域之上，并且其中所述拉伸应力衬垫在所述至少一个NFET沟道中的 每一个内产生拉伸纵向应变。
13. —种半导体结构，包括衬底，其包含具有(110)表面取向的硅层；p型场效应晶体管(PFET ),其位于所述硅层之上并且包含PFET 源极区域与PFET漏极区域之间的PFET沟道，其中所述PFET沟道中 的电流方向与[1T0晶向之间的方位角是从约25°到约55°;位于所述PFET沟道上方的PFET栅极线；压缩应力衬垫，其位于所述PFET栅极线、所述PFET源极区域、 和所述PFET漏极区域上，其中所述压缩衬垫对所述PFET沟道施加压 缩纵向应变；位于所述硅层之上的n型场效应晶体管(NFET)，所述NFET包 含NFET源极区域与NFET漏极区域之间的NFET沟道，其中所述 NFET沟道中的电流方向与[lT0晶向之间的角度是从约25。到约55。；位于所述NFET上方的NFET栅极线；以及拉伸应力衬垫，其位于所述NFET栅极线、所述NFET源极区域、 和所述NFET漏极区域上，其中所述拉伸应力衬垫对所述NFET沟道施 加一级压缩纵向应变并且对所述PFET沟道施加二级拉伸横向应力。
14. 权利^"求13的半导体结构，其中所述PFET栅极线和所述至 少 一个NFET栅极线具有相同的长度方向。
15. 权利要求13的半导体结构，其中所述方位角是在从约25。到 所述[lTO晶向与平面内[lTlI晶向之间的角度的范围内。
16. 权利要求13的半导体结构，其中所述方位角是在从所述[lTO
晶向与平面内[lTl]晶向之间的角度到约55。的范围内。
17. 权利要求16的半导体结构，其中所述沟道中的所述电流方向 基本上沿着平面内[1T晶向并且所述方位角基本上是45。。
18. 权利要求13的半导体结构，其中所述衬底是体衬底。
19. 权利要求13的半导体结构，进一步包括浅槽隔离部，其中所 述PFET和所述NFET被所述浅槽隔离部隔开并且所述压缩应力衬垫 和所述拉伸应力衬垫在所述浅槽隔离部上重叠。
20. 权利要求19的半导体结构，进一步包括 至少另一个n型场效应晶体管(NFET)，其位于所述硅层上并且包含至少另一个NFET沟道、至少另一个NFET源极区域、和至少另 一个NFET漏极区域；位于所述至少另一个NFET沟道中的每一个上方的至少另一个 NFET栅极线，其中所述拉伸应力衬垫位于所述至少另 一个NFET栅极 线、所述至少另一个NFET源极区域、和所述至少另一个NFET漏极区 域之上，并且其中所述拉伸应力衬垫在所述至少一个NFET沟道中的 每一个内产生拉伸纵向应变。
21.权利要求13的半导体结构，进一步包括所述拉伸应力衬垫与 所述压缩应力衬垫之间的边界，所述边界与所述PFET源极区域和所 述PFET漏极区域的边缘横向隔开小于0.3nm，并且与沿着所述PFET 栅极线的长度方向的中心线纵向隔开至少0.3nm。
全文摘要
本申请公开了一种半导体器件。提供了一种在具有(110)表面取向的硅层上并且位于衬底中的PFET。放置在PFET的栅极和源极/漏极区域上的压缩应力衬垫产生沿着PFET沟道方向的一级纵向压缩应变。放置在位于横向邻近PFET的至少一个NFET上的拉伸应力衬垫产生沿着NFET沟道方向的一级纵向拉伸应变。来自该至少一个NFET拉伸衬垫的二级应力场产生PFET沟道内的有利的横向拉伸应力。当PFET沟道方向与(110)硅层内的平面内[110]晶向之间的方位角是从约25°到约55°时，一级压缩纵向应变和二级拉伸横向应力的净效益最大化。
文档编号H01L29/78GK101383348SQ20081021246
公开日2009年3月11日 申请日期2008年8月29日 优先权日2007年9月6日
发明者K·L·萨恩格, 凯 修, 宋均镛, 尹海洲 申请人:国际商业机器公司