专利名称：集成电路组件堆栈的绝缘结构的制作方法
技术领域：
本实用新型涉及一种集成电路组件堆栈的绝缘结构，尤指一种可使晶粒上的绝缘单元达 到薄型化、耐电压、耐电流、耐干扰及散热佳功效的结构。
技术背景
一般现有集成电路组件上的绝缘结构，通常是于晶粒的一面上层叠一金属层，且于该金 属层的适当位置处设置有多数光阻，使该金属层配合各光阻以蚀刻方式形成多数空间区域， 之后再配合化学方式(CVD)以二氧化硅(Si02)于各空间区域中长出所需的绝缘结构层； 藉以于集成电路组件上形成相关的绝缘结构。
但是，由于该绝缘结构层是以化学方式(CVD)长出于集成电路组件上，因此当制作完 成之后，则会导致该绝缘结构层的整体厚度较厚，而无法达到薄型化的功效，且相对的于使 用时造成该绝缘结构层无法达到耐电压、耐电流及耐干扰的特性，更会导致该绝缘结构层有 散热较差的情形发生
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种集成电路组件 堆栈的绝缘结构，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的 功效。
为解决上述技术问题，本实用新型所采用的技术方案是 一种集成电路组件堆栈的绝缘 结构，其包括晶粒、金属层、及多数绝缘单元，该金属层层叠于上述晶粒的一面上，且该金 属层上具有多数连通晶粒的置放区；其特点是所述数绝缘单元分别设于所述各置放区中， 且各绝缘单元由铝合金制成。
如此，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。
图1是本实用新型的剖面状态示意图。
图2是本实用新型晶粒的剖面状态示意图。
图3是本实用新型晶粒结合金属层的剖面示意图。
图4是本实用新型金属层上设置光阻的剖面示意图。
图5是本实用新型置放区形成后的剖面状态示意图。图6是本实用新型置于绝缘槽中的剖面状态示意图。
图7是本实用新型抛光状态的剖面示意图。
图8是本实用新型运用状态的剖面示意图。
标号说明:
晶粒1 、 1 a
金属层2
置放区2 1
绝缘单元3
光阻4
绝缘槽5
工具6
抛光面具体实施方式
请，参阅图1所示，本实用新型为一种集成电路组件堆栈的绝缘结构，其至少由一晶粒 1、 一金属层2以及多数绝缘单元3所构成；可使晶粒上的绝缘单元达到薄型化、耐电压、
耐电流、耐干扰及散热佳的功效。
上述所提的晶粒1可为所需的集成电路系统。
该金属层2层叠于上述晶粒1的一面上，且该金属层2上具有多数连通晶粒1的置放区
各绝缘单元3分别设于上述各置放区2 l中，各绝缘单元3可为铝合金物体。如是，藉 由上述结构构成一全新的集成电路组件堆栈的绝缘结构。
请参阅图2至图6所示，制作时，是取一所需的晶粒l (如图2所示)，且于晶粒l的一 面上层叠一金属层2 (如图3所示)，并于该金属层2的适当位置处设置有多数光阻4 (如 图4所示)，使该金属层2上配合各光阻4以蚀刻方式形成多数连通晶粒l的置放区2 1 ( 如图5所示)，之后再将该晶粒1设置于一绝缘槽5中(如图6所示)，并配合铝或铝合金的 材质进行氧化或阳极处理，进而于置放区2 l中形成数绝缘单元3 (如图l所示)，如此， 即可完成本实用新型的制作，而使晶粒1上的绝缘单元3达到薄型化、耐电压、耐电流、耐 干扰及散热佳的功效。
请参阅图7所示，当制作完成后欲进行后续运用时，可依所需于该金属层2与各绝缘单 元3的顶面上以所需的工具6进行研磨，使该金属层2与各绝缘单元3的顶面上进一步形成 有一抛光面7 。
请参阅图8所示，另，当制作完成后欲进行后续运用时，可依所需于该金属层2与各绝 缘单元3的顶面上以物理或化学方式层叠有另一晶粒1 a，藉以达到不同晶粒1 、 1 a的相互 堆栈结合。综上所述，本实用新型的集成电路组件堆栈的绝缘结构可有效改善现有技术的种种缺 点，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。
权利要求权利要求1一种集成电路组件堆栈的绝缘结构，其包括晶粒、金属层、及多数绝缘单元，该金属层层叠于上述晶粒的一面上，且该金属层上具有多数连通晶粒的置放区；其特征在于所述数绝缘单元分别设于所述各置放区中，且各绝缘单元由铝合金制成。
2.如权利要求l所述的集成电路组件堆栈的绝缘结构，其特征在于 所述各置放区由金属层配合光阻形成。
3.如权利要求l所述的集成电路组件堆栈的绝缘结构，其特征在于 所述各绝缘单元于一绝缘槽中形成。
4.如权利要求l所述的集成电路组件堆栈的绝缘结构，其特征在于 所述金属层与各绝缘单元的顶面上进一步设有抛光面。
专利摘要一种集成电路组件堆栈的绝缘结构，包含一晶粒；一层叠于晶粒一面上的金属层，该金属层上具有多数连通晶粒的置放区；以及多数分别设于各置放区中的绝缘单元，各绝缘单元可为铝合金物体。藉此，可使晶粒上的绝缘单元达到薄型化、耐电压、耐电流、耐干扰及散热佳的功效。
文档编号H01L23/48GK201307592SQ20082030216
公开日2009年9月9日 申请日期2008年9月18日 优先权日2008年9月18日
发明者邹尚志, 马嵩荃 申请人:茂邦电子有限公司