高功率磁控溅射对穿硅通孔金属化的应用的制作方法

专利名称：高功率磁控溅射对穿硅通孔金属化的应用的制作方法
技术领域：
本申请大致上涉及改进的高功率、脉冲磁控溅射方法和系统，更具体地涉及包括 高频率信号的同步输送以生成最大自偏置电压的高功率脉冲磁控溅射方法和系统，该最大 自偏置电压在DC电压脉冲期间与最大DC电流大致上同时发生。
背景技术：
半导体芯片面临以增加由芯片支撑的电路的性能而同时减小芯片的整体物理尺 寸为目标的不断发展。像在集成电路(“IC”)中的功率耗散和用于在越来越小的尺度上制 造IC的工艺技术等物理限制最近鼓励垂直堆叠多个芯片代替进一步增加横向器件密度以 提高性能。例如，现有的引线接合(wire bonding)技术在横向尺寸上多紧密地间隔的电路 元件可以在半导体芯片上形成并且使用该技术电连接在一起方面受到限制。为允许这样的 器件的进一步扩展，半导体芯片可以扩大以容纳附加的电路元件，但这导致半导体芯片的 整体尺寸的扩大而不是在尺寸上减小。代替使半导体芯片在横向尺寸上更大，两个或更多大致上平面的半导体芯片或层 可以垂直堆叠(即它们的平面配合在一起)以提供半导体芯片上要求的面积以支持附加的 电路元件。所谓的垂直堆叠半导体芯片的3D集成可以在多种不同的获得最大器件密度的 应用中使用，这些应用例如计算机存储器、电光器件、微机电(“MEMS”)器件、传感器、上述 的IC成像器、显示器以及其他的技术。垂直堆叠的半导体芯片制造成包括穿硅通孔(“TSV”)以建立垂直堆叠的半导体 芯片之间的电连接，并且可包括其他高长宽比的结构。TSV是在半导体芯片中的高长宽比的 孔，它们镀有金属或其他适合的导体以电连接电路元件的两层或多层。传统上TSV通过向 半导体芯片衬底的顶表面中激光打孔或干法刻蚀孔穴而形成，并且所述的孔穴的内部周边 然后镀有金属或其他适合的导体。衬底的底表面然后被研磨直到孔穴内的金属暴露在待堆 叠的半导体的底表面。为了使在半导体芯片的底表面暴露的每个TSV的表面积最小化并且对期望的应 用使用可管理的衬底厚度，每个TSV典型地具有至少10 1的长宽比，并且将来可能20 1 或更高。这样高的长宽比使得使用常规的沉积技术难以有效地在衬底中形成的孔穴的内部 周边一致性地镀层。因此，在本领域中需要有用于在半导体芯片衬底中形成TSV用于电连接多个半导 体芯片的方法和装置。

发明内容
根据一个方面，本申请涉及磁增强溅射导电材料到槽的内表面上的方法，槽包括 在半导体衬底中形成的大致上垂直的侧壁和至少10 1的长宽比并且其由底座支撑。该 方法包括提供与至少部分由将溅射到槽的内表面上的导电材料形成的靶的表面相邻的磁 场；和在阳极和阴极之间采用多个脉冲施加DC电压，其中阴极包括靶。高频信号施加到支 撑半导体衬底的底座以产生与所述半导体衬底相邻的自偏置场。高频信号作为脉冲施加到 底座，脉冲具有从大约1MHz到大约70MHz范围(包括在其中的任何子范围)内的频率和延 续超过阳极和阴极之间的电压脉冲终止的持续时间。在阳极和阴极之间施加的DC电压的 每个脉冲期间，该方法还包括溅射来自靶的导电材料到在半导体衬底中形成的槽的大致 上垂直的侧壁上。根据另一个方面，本申请涉及制造包括共同支撑集成电路的多个半导体衬底的堆 叠设置的方法。该方法包括在第一半导体衬底中形成槽，该槽包括在第一半导体衬底的平 面顶表面的开口和大致上垂直的侧壁，其尺寸化以提供具有至少10 1的长宽比的槽。包 括槽的第一半导体衬底在溅射反应器内由底座支撑，并且导电材料溅射到槽的内侧壁上。 根据下面方法实施溅射，该方法包括提供与至少部分由将被溅射到槽的内表面上的导电材 料形成的靶的表面相邻的磁场，和在阳极和阴极之间采用多个脉冲施加DC电压，其中阴极 包括靶。高频信号施加到支撑第一半导体衬底的底座以产生与所述第一半导体衬底相邻的 自偏置场。高频信号采用在从大约1MHz到大约70MHz范围(包括在其中的任何子范围) 内的频率的脉冲施加到底座，每个脉冲具有延续超过阳极和阴极之间的DC电压脉冲终止 的持续时间。在阳极和阴极之间施加的电压的每个脉冲期间，导电材料从靶溅射到在半导 体衬底中形成的槽的大致上垂直的侧壁上。在溅射导电材料到槽的内侧壁上后，与半导体 衬底的底平面相邻的半导体材料的至少一部分被移除以在半导体衬底的底平面至少部分 暴露侧壁上的导电材料。根据更另一个方面，本申请涉及用于磁增强溅射导电材料到在半导体衬底中形成 的槽的内表面上的溅射装置，该槽包括大致上垂直的侧壁和至少10 1的长宽比。该系统 包括限定大致上封闭的腔(在其中发生溅射)的外壳，和延伸进所述腔用于在溅射期间支 撑半导体衬底在所述腔内的适合位置的底座。磁体组件建立与至少部分由将被溅射到槽的 内表面上的导电材料形成的靶的表面相邻的磁场。提供DC电压源用于在阳极和阴极之间 施加DC电压为多个脉冲，其中阴极包括靶。可变的电源与底座电连接用于施加高频信号到 用于支撑半导体衬底的底座以产生与所述半导体衬底相邻的自偏置场。控制器控制可变电 源以产生在从大约1MHz到大约70MHz范围(包括在其中的任何子范围)内的频率的高频 信号的脉冲，并且施加高频信号到底座长达持续延续超过阳极和阴极之间的DC电压脉冲 终止的持续时间。上文的发明内容呈现简化的发明内容以便提供本文论述的系统和/或方法的一 些方面的基本理解。该发明内容不是本文论述的系统和/或方法的广泛综述。这不是用来 确认关键/重要元件或描述这样的系统和/或方法的范围。它的唯一目的是以简化的形式 呈现一些概念作为稍后呈现的更详细说明的序言。


本发明在某些部件或部件设置上可采用实体形式，其实施例将在本说明书中更详 细地描述并且在构成本文的一部分的附图中图示，并且其中图1示出用于溅射沉积导电材料到槽的大致上垂直的侧壁上的溅射装置的说明 性实施例，其中去掉了溅射反应器的一部分；图2示出溅射导电材料到槽的大致上垂直的侧壁上的脉冲循环的时序图的说明 性实施例；图3示出DC电压的HIPIMS脉冲的放电电流波形(作为时间的函数)，该脉冲具有 大约60微秒的持续时间；图4示出由施加到支撑衬底的底座的高频信号产生的自偏置电压波形(作为时间 的函数)，导电材料溅射在衬底上，所述高频信号在HIPIMS脉冲期间施加到底座；图5是在用3000倍的放大率查看的Si半导体衬底中形成的和由根据本发明的方 面的HIPIMS方法和装置涂覆的槽的扫描电子显微镜(“SEM”)照片；图6是SEM照片，其示出在放大大约32，920倍的Si半导体衬底中形成的并且具 有大约10 1的长宽比的槽的顶部，其中顶部由根据本发明的方面的HIPIMS方法和装置 涂覆；图7是SEM照片，其示出放大约180，000倍的参照图6描述的槽的底部，其中底部 由根据本发明的方面的HIPIMS方法和装置涂覆；图8A是具有大约8，040倍的放大率的SEM照片，其示出与根据常规的气相沉积工 艺在半导体衬底中形成的槽的顶部相邻沉积的Ta层的横截面；图8B是具有大约8，070倍的放大率的SEM照片，其示出与根据HIPIMS方法和装 置(根据本发明的方面)在半导体衬底中形成的槽的顶部相邻沉积的Ta层的横截面；图8C是具有大约20，080倍的放大率的SEM照片，其示出与根据常规气相沉积工 艺在半导体衬底中形成的槽的底部相邻沉积的Ta层的横截面；以及图8D是具有大约20，080倍的放大率的SEM照片，其示出与根据HIPIMS方法和装 置(根据本发明的方面)在半导体衬底中形成的槽的底部相邻沉积的Ta层的横截面。
具体实施例方式本文中某些术语仅仅为了方便而使用并且不看作对本发明的限制。本文使用的相 关语言参照附图最好地理解，其中相似的数字用于确认相似的或类似的项目。此外，在附图 中，某些特征可采用某种示意的形式示出。还要注意在本文中后面跟着多个元件的短语“至少一个”(如果在本文中使用) 意思是那些元件中的一个，或那些元件中一个以上元件的组合。例如，短语“第一配件 (widget)和第二配件中的至少一个”在本申请中意思是第一配件、第二配件或第一配件和 第二配件。同样，“第一配件、第二配件和第三配件中的至少一个”在本申请中意思是第一 配件、第二配件、第三配件、第一配件和第二配件、第一配件和第三配件、第二配件和第三配 件，或第一配件和第二配件和第三配件。本申请涉及用于磁增强溅射来自靶12的导电材料到在半导体衬底18中形成的槽 16的大致上垂直的侧壁14上的溅射装置10和方法。这样的溅射装置10的说明性设置在图1中示出，并且包括限定大致上封闭的腔24的反应器外壳20，导电材料溅射沉积到半导 体衬底18上将在腔24中发生。用例如金属或金属合金等导电材料制造的底座28例如暴 露于腔24，并且可选地至少部分延伸进入腔24以支撑半导体衬底在腔24内的适合的位置 用于溅射沉积操作。在图1中示出的半导体衬底18是大致上平面的晶圆，其具有顶平面32和搁在腔 24内的底座28上的底平面34。在半导体衬底18中形成的槽16可以在顶平面32打开并 且由底平面34封闭以形成具有如在图1中示出的一般LJ形的横截面的槽16，其沿着深度 D尺寸至少部分延伸进入半导体衬底18。侧壁14限定半导体衬底18的顶平面32和底平 面34之间的槽16的内部周边。每个侧壁可以相对于槽16的宽度W延伸到半导体衬底中 的适当的深度D以给予槽16至少10 1的通常称为长宽比的长宽比。槽16的其他实施 例可以可选地具有至少20 1的长宽比。长宽比在本文中表达为槽16的深度与槽16的 宽度的比率。包括多个永磁体37或其他适合的磁场38发生器的磁体组件36放置成产生与靶 12的暴露表面40相邻的磁场38，靶12至少部分由将溅射沉积到槽16的内表面(例如侧 壁1414)上的导电材料形成。由磁体组件36产生的磁场38限制等离子体42靠近或可选 地在靶12的暴露表面40 (其中称为限制区域)上。此外，磁场38也起电子陷阱的作用，其 改变从靶12射出的二次电子的无偏轨迹以最大化限制区域内的溅射气体将被电离的可能 性。典型地是例如氩等惰性气体的溅射气体，由气体源48供应并且通过质量流量控 制器58 52 52计量至腔24内，其操作式地连接到控制器58 58。溅射气体流过外壳20中 形成的进气口 54。腔24内的压强由真空泵系统(未示出)维持，真空泵系统采用流动连通 方式与腔24操作式地连接。尽管腔24具有大约10_8托的标准压强，典型的溅射操作不涉 及完整的持续自溅射，腔24的压强可以维持在从大约0. 1毫托到大约5毫托的范围内，该 范围包括其中的任何子范围。等离子体42通过使氩或其他溅射气体流入腔24内并且通过用跨接接地阳极57 和负偏置的阴极电连接到靶12的DC电源56选择性地建立DC电压而将该溅射气体激发为 等离子体42而引发，所述阴极包括靶12。尽管引发需要较高的DC电压，大约-400到-700Vdc 的靶DC电压在限制区域内维持等离子体42的存在。甚至在来自DC电源56的DC电压终 止后，带电粒子余留在腔24中并且有助于衰减的DC电压持续几十微秒，从而导致在来自DC 电源56的DC电压终止后的余辉效应(afterglow effect)。控制器58也操作式地耦合于 DC电源56以控制如本文描述的DC电源56的输出。一旦等离子体42被引发，氩的供应也 可从当等离子体42引发时存在的流率降低，或可选地在控制器58的管理下完全停止。DC 电源56的激活和终止可变RF电源62或其他适合的交流电源电连接到底座28以施加高频信号到底座 28并且在溅射操作期间产生与支撑在底座28上的半导体衬底18相邻的DC自偏置场。DC 自偏置场对在垂直于晶圆24的方向上加速从靶12射出的导电材料的离子是有效的，从而 促进导电材料溅射到具有高的长宽比、例如至少10 1的长宽比(并且根据备选的实施 例，至少20 1)的槽16的侧壁14上，。DC自偏置的自偏置电压可以通过变化由可变RF 电源62产生并且输送到底座28的高频信号的功率而选择性地控制。对于本文论述的说明性的实施例，高频信号的功率可以调节到在从大约300瓦到大约3000瓦范围内的任何值， 该范围包括在其中的任何子范围。与DC电源56和流量控制器5852类似，可变RF电源62可以由控制器58控制以 满足正实施的期望的溅射工艺的需要。对于在图1中示出的实施例，控制器58包括用于调 节来自可变RF电源62的高频信号的频率到从大约1MHz到大约70MHz的范围(其包括在 其中的任何子范围)内(对于其他备选实施例是从大约1MHz到大约50MHz，其包括其中的 任何子范围)的任何频率的频率调谐器64。根据又其他的说明性实施例，靶频率可以调节 到大约13. 56MHz，并且对于靶频率中任何频率，频率调谐器64可以在特定溅射应用的适合 容限内调节高频信号的频率。例如，频率调谐器64可以将高频信号的频率调节到靶频率的 士5%内，或靶频率的任何其他适合的容限内。然而，为了简洁和清晰，溅射工艺将在下文使 用在大约13. 56MHz的靶频率的士5%内的高频信号描述。除频率外，控制器58还可以控制施加到底座28的高频信号的脉冲的持续时间或 占空比。例如，控制器58可以调节高频信号的占空比到大于但是可选地不显著大于来自DC 电源56的DC电压的脉冲的占空比的值。根据其他实施例，控制器58可以可选地维持对底 座28的高频信号的供应至少与正供应到靶12的DC电压的脉冲一样长，并且可选地如下文 进一步详细描述的仅在由DC电源56的跨接靶12和阳极57的DC电压终止之后停止或至 少减小施加到底座28的高频信号的功率。根据又其他的实施例，控制器58可以在来自DC 电源56的DC电压的脉冲的引发之前引发高频信号传输到底座28，维持高频信号到底座28 的传输长达来自DC电源56的DC电压的脉冲的持续时间和可选地超过来自DC电源56的 DC电压的脉冲的终止，并且在来自DC电源56的DC电压的脉冲终止之后停止到底座28的 高频信号的传输。阻抗匹配网络66操作式地连接到并且可选地集成到控制器58内。阻抗匹配网络 66调节可变RF电源62的输出阻抗以近似匹配可变RF电源62向其供应高频信号的负载的 输入阻抗。以这样的方式匹配阻抗使功率传递最大化并且使从负载的反射功率最小化。阻 抗匹配网络66可以可选地是可变的或固定的，并且可操作以与最大DC电流由DC电源56 在DC脉冲期间输出时近似同时地建立DC自偏置场的最大电压(如下文详细描述)。磁增强溅射导电材料到在由底座28支撑的半导体衬底18中形成的槽16的内表 面(例如侧壁14)上的方法的说明性实施例可以参照在图2中示出的脉冲循环的时序图 理解。如上文论述的，建立与靶12的暴露表面40相邻的磁场38，靶12也是至少部分由将 溅射到槽16的内表面上的导电材料形成。磁场38可以是由永磁体37建立的永久磁场38， 或选择性地用电磁体建立，并且起将溅射期间存在的等离子体42限制在限制区域内的作 用。氩气或任何其他适合的溅射气体通过由控制器58操作的流量控制器5852引入腔24 以建立正执行的特定溅射应用的期望压强。在区域A中，DC电压最初没有由电源56跨接阳极57和靶12建立，并且高频信号 最初不输送到底座28。在没有跨接阳极57和靶12的DC电源并且没有高频信号输送到底 座28的情况下，有极少(如果有的话)的在腔24内激发的等离子体42，并且任何这样的等 离子体42是具有相对高的阻抗的低密度等离子体42。在跨接阳极57和靶12来自DC电源 56的DC电压的脉冲建立之前，高频信号从可变RF电源62到支撑半导体衬底18的底座28 的输送在时间、引发。在图2中的波形HF描绘来自可变RF电源62的高频信号的功率。高频信号到衬底的输送产生自偏置场，其具有与所述半导体衬底18相邻的自偏置电压。对 于本方法的说明性实施例的说明，当高频信号输送到底座28时它具有大约13. 56MHz的频率。在、后，在、(沿在图2中的横坐标示为0秒)跨接阳极57和靶12施加来自电 源56的DC电压的脉冲以在腔24内激发等离子体42。由DC电源56供应的DC电压在图2 中描绘为波形VDCO在图2中时间、标记脉冲循环的周期A的结束，并且是周期B的开始。通过在时间、建立的来自DC电源56的DC电压的脉冲，由DC电源56供应的DC 电流从此刻随着时间逐渐增加(这至少部分由于增加的等离子体42密度引起，因此使等离 子体42的阻抗下降)直到在时间t2 (其标记周期B的结束)它达到它的最大值。DC电流 的最大值可以可选地达到DC电源56的电流产生能力，在这时DC电流稳定下来(如在周期 C中示出的)，并且不继续从在时间、它的初始值增力口。增加的DC电流由在图2中的波形 IDC描绘，并且总负载(DC电压脉冲由DC电源跨接其来施加)的可变等离子体42阻抗部分 由波形\描绘。总负载的可变等离子体42阻抗部分还由可变RF电源62看到并且由可变 RF电源62向其供应高频信号。DC电流一般与由DC电源56看到的减小的总负载阻抗成反比例增加，其作为腔24 内的等离子体42密度的函数变化。可能影响由DC电源56、可变RF电源62或二者看到的 阻抗的其他因素包括但不是必须限于DC电源56和可变RF电源62的输出阻抗、用于电连 接DC电源56和可变RF电源62到它们各自的负载的电连接器的阻抗、靶12和腔24尺寸、 靶12的材料和在腔24中的压强。在图2的脉冲循环的整个周期C期间供应来自DC电源56的DC电压脉冲和来自 可变RF电源62的高频信号二者，直到在时间t3，来自DC电源56的DC电压停止跨接阳极 57和靶12施加。同样，从时间t2到时间t3，DC电流和等离子体42阻抗保持大体上不变且 分别在它们的最大和最小值。在时间、和时间t3之间施加的DC电压的脉冲可以具有对于正执行的特定溅射的 任何适合的持续时间。尽管在图2中示为具有大约130微秒的持续时间，其他实施例可以 包括持续小于100微秒的DC电压的脉冲。其他实施例可选地包括DC电压脉冲持续时间， 其比对于DC电流达到它的最大值要求的在图2中的时间、和时间t2之间的时间段要短， 在该情况下DC电流和等离子体42阻抗在DC电压脉冲期间没有稳定下来。此外，DC电压 脉冲可以在阳极57和靶12之间重复施加，且具有在从大约0.5%到大约10%的范围内的 占空比，该范围包括在其中的任何和所有子范围。在时间t3，来自DC电源的DC电压脉冲停止，因此DC电流从它的最大值逐渐减小 并且接近时间、时跨接阳极57和靶12的DC电压脉冲施加之前存在的DC电流。然而，在 时间t3，当DC电压停止时，高频信号仍然从可变RF电源62输送到底座28。由于高频信号 到底座28的传输在DC电压脉冲施加之前开始，在DC电压脉冲施加期间继续，并且在DC电 压脉冲停止后结束，就是说高频信号大致上同时输送到底座28长达跨接阳极57和靶12施 加的DC电压脉冲的整个持续时间。也就是说，高频信号的输送完全重叠了跨接阳极57和 靶12的DC电压脉冲的施力卩，在DC电压脉冲的施加已经停止后继续输送到底座28，从而控 制器58具有高频信号的与DC电压脉冲的施加同步的输送。多个DC电压脉冲用在从大约0. 5%到大约10%的范围(其包括在其中的任何和所有子范围)内的占空比重复施加在阳极57和靶12之间。对于这样的实施例，每个DC电 压脉冲可以完全被输送到底座28的高频信号脉冲所重叠。从而，高频信号将采用具有在从 大约2%到大约12%的范围内的占空比的脉冲重复输送到底座28上，该脉冲足够在DC电 压脉冲的施加之前开始高频信号到底座28的输送并且在DC电压脉冲移除后停止高频信号 的输送。例如，如果多个DC电压脉冲用5%的占空比施加，那么高频信号可以用大约7%的 占空比施加。当DC电压脉冲跨接阳极57和靶12施加时的时间段可以可选地与高频信号 正输送到底座28期间的时间段中央同步(即每个时段的中点近似同时发生)。从而，高频 信号的初始输送和DC电压脉冲的随后施加之间过去的时间量大约与DC电压脉冲的移除和 高频信号到底座28的输送的随后终止之间过去的时间量发生的相同。如之前提到的，余辉效应允许DC电流逐渐减小到它的下一个DC脉冲的起始值。 在来自DC电源56的DC电压终止后，带电粒子余留在腔24中并且有助于在其中的衰减DC 电压持续几十微秒而不依赖于之前由DC电源56供应的DC电压。在时间t4，DC电流和等 离子体42阻抗大致上回到它们的初始的无偏值并且大体上保持不变直到在适合的时间段 (其取决于为特定的溅射应用选择的占空比)后随后施加DC电压脉冲。向溅射装置10提供的阻抗匹配网络66贯穿多个脉冲循环中的每个匹配由可变 RF电源62供应的或“看到”的负载的可变阻抗。在电压脉冲施加在阳极57和阴极之间期 间，匹配负载的可变阻抗(其与升高和降低的等离子体42阻抗成比例地变化)使最大自偏 置电压与最大DC电流近似同时发生。并且为了最小化不同脉冲循环的等离子体42阻抗中 的变化的影响，控制器58的频率调谐器64可以根据需要改变高频信号的频率以使可变RF 电源62能够对每个脉冲循环将高频信号供应到大致上类似的负载阻抗。图3示出在包括持续大约60微秒的脉冲的脉冲循环期间不同DC脉冲功率水平的 DC电流的说明性示例。图4示出在由相同的功率水平的可变RF电源62在半导体衬底18 产生的自偏置场的自偏置电压的相应反应的说明性示例。如在图3中可以看到的，对于每 个单独的功率水平迹线的最大DC电流在该特定的脉冲循环的DC电压施加后大约60微秒 (即沿着横坐标6.0E-05)出现。类似地，图4显示对于每个功率水平迹线的最大自偏置电 压也在本脉冲循环期间跨接阳极57和靶12的DC电压脉冲施加后大约60微秒(在其合理 靠近之内)出现。从而，对于各个功率水平的每个脉冲循环，最大DC电流和最大自偏置电 压大致上同时出现。由于DC电压脉冲施加在阳极57和靶12之间，从靶12射出的导电材料的原子沉 积到在半导体衬底18中形成的槽16的大致上垂直的侧壁14上，可选地除半导体衬底18 的其他表面之外的地方。作为另一个可选步骤，为了形成穿硅通孔，例如，半导体衬底18的 底平面34的至少一部分可以通过例如研磨、抛光或其他适合的工艺去除。去除半导体衬底 18的底平面的部分将溅射沉积到垂直侧壁14上的导电材料暴露于半导体衬底18的被修改 的底平面34。在这时，暴露的导电材料可以电连接到在或靠近半导体衬底18的顶平面32和底 平面34 二者印刷的电路元件，并且半导体衬底18可选地与另一个类似的半导体衬底18垂 直组装(即配合平面)。例如，至少部分暴露在半导体衬底18的底平面34的导电材料可以 与向第二半导体衬底18提供的电接触对准并且与其连接以形成堆叠设置。实验示例
根据HIPIMS沉积方法和系统(根据本发明实施例)的沉积工艺使用RF高频信号 和低阻抗匹配网络66进行以沉积钽(Ta)到在硅(Si)半导体衬底中形成的槽的暴露表面 上。通过本领域内已知的硅深刻蚀工艺(“DSE”)在Si半导体衬底中蚀刻深槽以提供大致 上垂直的侧壁和大约10 1的长宽比。HIPIMS沉积的结果在图5-7中示出，其显示大于 25%的槽的底部覆盖率。如在图6中示出的沉积到槽的顶部上的层具有约1060nm的厚度， 并且如在图7中示出的沉积到槽的底部上的层具有约263nm的厚度。与常规沉积技术(其 在类似的工艺条件下产生大约15%或更低的底部覆盖率)相比，根据本发明的实施例的方 法和系统提供可取的改进。HIPIMS方法和装置的实验示例的沉积速率是大约1. 5nm/s。此外，根据本方法由具有低的占空比的脉冲高频信号引起的预电离有助于用相对 于在短的占空比的长空闲时间期间没有具有低的占空比的脉冲高频信号情况下维持合适 的等离子体需要的能量减少的施加的能量维持稳定等离子体。通过此，衬底的回溅射(导 致沉积速率降低)以及衬底的带电和加热最小化。在3D封装中使用本HIPIMS方法和装置 (本文中也称为堆叠)具有和常规PVD相比提供非常致密的层的优势。例如，在图8A中具有大约8，040倍的放大率的SEM照片示出根据常规气相沉积工 艺与在半导体衬底中形成的槽的顶部相邻的沉积的Ta层的横截面。注意十分明显的垂直 取向的柱状晶延伸通过Ta层。根据常规气相沉积工艺施加RF高频信号到衬底而产生大约 2. 5nm/s的沉积速率来沉积该Ta层。相比之下，图8B示出具有大约8，070倍的放大率的SEM照片，其显示根据HIPIMS 方法和装置(根据本发明的方面)与在半导体衬底中形成的类似槽的顶部相邻的沉积的 Ta层的横截面，该方法和装置产生大约1. 3nm/s的沉积速率。注意延伸通过Ta层的垂直取 向的柱状晶具有较高的密度并且不明显得多。从而，由本HIPIMS方法和装置产生的孔比由 常规气相沉积方法和装置产生的孔少。具有最少的孔的由例如Ti或Ta形成的阻挡层的高 密度在制造期间最小化例如Cu进入下面器件中的扩散。由于由本HIPIMS方法和装置产生 的这样的阻挡层的高密度，期望将Cu进入下面器件中的扩散最小化到可取的低水平所需 要的这样的阻挡层的厚度可以小于类似地最小化Cu扩散所需要的由常规气相沉积技术产 生的阻挡层的厚度。图8C和8D提供本方法和装置的沉积结果相对于在类似的沉积气氛条件下常规气 相沉积结果的类似的比较。图8C是具有大约20，080倍的放大率的SEM照片，其示出根据 常规气相沉积工艺与在半导体衬底中形成的槽的底部相邻沉积的Ta层的横截面。常规气 相沉积的沉积速率是大约2. 5nm/s。相比之下，图8D是具有大约20，080倍的放大率的SEM照片，其示出在类似的条件 下根据HIPIMS方法和装置(根据本发明的方面)在半导体衬底中形成的与在图8C中示出 的类似的槽的底部相邻沉积的Ta层的横截面。如可以看到的，延伸通过用本方法和装置沉 积的Ta层的垂直取向的柱状晶比在常规沉积的Ta层中的那些柱状晶具有更高的密度并且 不明显得多。而且，由本HIPIMS方法和装置产生的孔比由常规气相沉积方法和装置产生的 孔少，允许例如更薄的阻挡层沉积以适当地最小化例如Cu进入下面器件中的扩散。在图8D 中示出的Ta层的沉积速率大约是1. 3nm/s。说明性实施例已经在上文中描述。上文的装置和方法可包含变化和修改而不偏离 本发明的一般范围对于本领域内技术人员是明显的。意在包括在本发明范围内的所有这样
12的修改和改动。此外，就术语“包含”在详细说明或权利要求中使用来说，这样的术语采用 与术语“包括”的当“包括”作为权利要求中的过渡词采用时所解释的方式(类似的方式意 为包括在内的。
权利要求
一种磁增强溅射导电材料到槽的内表面上的方法，所述槽在由底座支撑的半导体衬底中形成并且包括大致上垂直的侧壁和至少10∶1的长宽比，所述方法包括提供与至少部分由将溅射到所述槽的内表面上的导电材料形成的靶的表面相邻的磁场；在阳极和阴极之间采用多个脉冲施加DC电压，其中所述阴极包括所述靶；高频信号施加到支撑所述半导体衬底的所述底座以产生与所述半导体衬底相邻的自偏置场，所述高频信号采用从大约1MHz到大约70MHz范围内的频率施加到所述底座并且具有延续超过所述阳极和所述阴极之间的脉冲的终止的持续时间；以及在所述阳极和所述阴极之间施加的所述DC电压的每个脉冲期间，沉积来自所述靶的导电材料到在所述半导体衬底中形成的所述槽的所述大致上垂直的侧壁上。
2.如权利要求1所述的方法，还包括匹配被供应所述高频信号的负载的阻抗以使最大 自偏置电压与最大DC电流在所述阳极和所述阴极之间施加的所述电压脉冲期间近似同时 出现。
3.如权利要求1或2所述的方法，其中所述高频信号具有从大约300瓦到大约3，000 瓦范围内的功率。
4.如权利要求1-3中任一项所述的方法，其中施加所述高频信号的步骤包括在所述阳极和所述阴极之间施加所述DC电压的每个脉冲之前引发所述高频信号； 在所述DC电压在所述阳极和所述阴极之间施加时维持所述高频信号并且在所述阳极 和阴极之间的所述DC电压脉冲终止后维持长达一段时间；以及仅在所述阳极和所述阴极之间的所述DC电压脉冲终止后的一段时间期满后终止所述 高频信号。
5.如权利要求1-4中任一项所述的方法，其中所述DC电压以从大约0.5 %到大约10 % 范围内的占空比重复施加并且具有所述范围内的占空比。
6.如权利要求1-5中任一项所述的方法，其中所述高频信号具有大约13.56MHz的频率。
7.如权利要求1-6中任一项所述的方法，所述高频信号具有从大约IMHz到大约50MHz 范围内的频率。
8.如权利要求1-7中任一项所述的方法，还包括调谐所述高频信号的所述频率以最小 化由负载反射回到所述高频信号的源的功率。
9.如权利要求8所述的方法，其中所述频率调谐到在13.56MHz的百分之五(5% )内。
10.如权利要求8或9所述的方法，其中调谐所述频率在所述高频信号施加到所述底座 后开始。
11.一种制造共同地支撑集成电路的多个所述半导体衬底18的堆叠设置的方法，所述 方法包括在第一半导体衬底中形成槽，所述槽包括在所述第一半导体衬底的顶部的开口和大致 上垂直的侧壁，所述槽包括至少10 1的长宽比； 用底座支撑包括所述槽的所述第一半导体衬底； 溅射导电材料到所述槽的内侧壁上，其根据以下方法，所述方法包括 提供与至少部分由将被溅射到所述槽的内表面上的所述导电材料形成的靶的表面相邻的磁场；在阳极和阴极之间采用多个脉冲施加DC电压，其中所述阴极包括所述靶； 高频信号施加到支撑所述第一半导体衬底的所述底座以产生与所述第一半导体衬底 相邻的自偏置场，所述高频信号采用在从大约IMHz到大约70MHz范围内的频率施加到所述 底座，并且具有延续超过所述阳极和所述阴极之间的所述DC电压脉冲终止的持续时间；以 及在所述阳极和所述阴极之间施加的所述电压的每个脉冲期间，沉积来自所述靶的导电 材料到在所述半导体衬底中形成的所述槽的所述大致上垂直的侧壁上；以及溅射沉积所述导电材料到所述槽的内侧壁上后，移除与所述半导体衬底的底平面相邻 的半导体材料的一部分以在所述半导体衬底的底平面处至少部分暴露所述侧壁上的导电 材料。
12.如权利要求11所述的方法，还包括将至少部分暴露在所述至少一个半导体衬底的底平面的导电材料与向第二半导体衬 底提供的电接触对准；以及电连接所述电接触和所述至少部分暴露在所述第一半导体衬底的底平面的导电材料 以形成所述堆叠设置。
13.一种用于磁增强溅射导电材料到在半导体衬底中形成的槽的内表面上的溅射装 置，所述槽包括大致上垂直的侧壁和至少10 1的长宽比，所述系统包括限定大致上封闭的腔的外壳；暴露于所述腔以用于在溅射期间支撑所述半导体衬底在所述腔内的适合位置的底座；用于提供与至少部分由将溅射到所述槽的内表面上的所述导电材料形成的靶的表面 相邻的磁场的磁体组件；用于在阳极和阴极之间采用多个脉冲施加DC电压的DC电源，其中所述阴极包括所述靶；电连接到所述底座用于施加高频信号到用于支撑所述半导体衬底的所述底座以产生 与所述半导体衬底相邻的自偏置场的可变电源；以及控制器，其用于控制所述可变电源以产生在从大约IMHz到大约70MHz范围内的频率的 所述高频信号并且施加所述高频信号到所述底座长达一段延续超过所述阳极和所述阴极 之间的所述DC电压脉冲终止的持续时间。
14.如权利要求13所述的溅射装置，还包括阻抗匹配网络，其用于匹配被供应由所述 可变电源产生的所述高频信号的负载的阻抗以与由DC电源在所述阳极和所述阴极之间施 加的所述电压脉冲期间输送的最大DC电流近似同时地建立最大自偏置电压。
15.如权利要求13或14所述的溅射装置，其中所述高频信号具有大约300瓦到大约 3,000瓦范围内的功率。
16.如权利要求13-15中任一项所述的溅射装置，其中所述控制器控制所述DC电压的 操作以采用落入大约0.5%到大约10%的范围内的占空比重复施加所述DC电压。
17.如权利要求13-16中任一项所述的溅射装置，其中所述控制器还调谐所述高频信 号的所述频率以最小化由负载反射回到所述可变电源的功率。
18.如权利要求17所述的溅射装置，其中所述频率调谐到在13.56MHz的百分之五 (5% )内。
19.如权利要求18或17所述的溅射装置，其中所述控制器在所述高频信号施加到所述 底座之后并且响应于被供应所述高频信号的负载来调谐所述频率。
全文摘要
磁增强溅射导电材料到在本文中描述的槽的内表面上的方法包括提供与至少部分由导电材料形成的靶相邻的磁场，以及在阳极和靶之间作为多个脉冲施加DC电压。高频信号施加到支撑半导体衬底的底座以产生与半导体衬底相邻的自偏置场。在与施加电压脉冲期间的时段重叠的时间段期间，高频信号采用脉冲施加到底座。高频信号施加的时间段包括延续超过在阳极和靶之间施加DC电压脉冲终止的持续时间。在每个DC电压脉冲期间，导电材料溅射沉积到在半导体衬底中形成的槽的侧壁上。
文档编号H01L21/768GK101896636SQ200880113829
公开日2010年11月24日 申请日期2008年10月24日 优先权日2007年10月26日
发明者J·韦查尔特, S·卡德莱克 申请人:Oc欧瑞康巴尔斯公司