专利名称：一次性可编程存储器、制造及编程读取方法
技术领域：
本发明主要涉及半导体存储器领域，尤其涉及一次性可编程存储器、制造及编程 读取方法。
背景技术：
目前，基于逻辑工艺的一次性可编程存储器的设计主要采用动态随机存储器结 构，利用晶体管的栅氧层的可击穿特性来进行数据编程。这种一次性可编程存储器的每个 单元都包括两个晶体管，其中一个晶体管是用于输入输出的厚栅氧层晶体管，由于其栅氧 层较厚，因此具有较高的耐压性能；另一个晶体管是用于芯片内部电路的薄栅氧层晶体管， 由于其栅氧层较薄，因此很容易在较低的电压下被击穿。由于厚栅氧层晶体管具备选通特 性，薄栅氧层晶体管具备可击穿电容特性，因此，这种电路结构也称为包括一个选通晶体管 和一个可击穿电容(ITlC)的电路结构。这种结构的一次性可编程存储器，由于编程电压较 高，需要选通晶体管具有较高的耐压性能，由于厚栅氧层晶体管的面积相对较大，使得每个 存储单元的面积也比较大，因此，造成制造成本的增加和集成度的降低。
发明内容
有鉴于此，本发明的目的在于提供一种双二极管结构的一次性可编程存储器、制 造及编程读取方法，达到提供具有存储单元面积小，集成度高，能够随工艺的发展而进一步 提高集成度，基于现有逻辑工艺，无需增加特殊工艺、编程电压可调、具有高数据存储稳定 性和可靠性的一次性可编程存储器。根据本发明实施例的一方面，提供了一种双二极管结构的一次性可编程存储器， 包括多个双二极管结构的一次性可编程存储器单元，所述双二极管结构的一次性可编程存 储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与所述第二二极管串联连接；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。根据本发明实施例的一个特征，隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层。根据本发明实施例的另一个特征，所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。根据本发明实施例的另一个特征，
4
所述双二极管结构包括背向型双二极管结构或相向型双二极管结构。根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器 的制造方法，所述双二极管结构的一次性可编程存储器包括多个双二极管结构的一次性可 编程存储器单元，所述制造方法包括以下步骤在绝缘层上形成离子注入区；在离子注入区的第一区域内形成第一掺杂区；在离子注入区的第二区域内形成第二掺杂区；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；将所述第一掺杂区与所述离子注入区形成第一二极管；将所述离子注入区与所述第二掺杂区形成第二二极管；将所述第一二极管与所述第二二极管串联连接；将所述第一二极管与字线相连接，将所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。根据本发明实施例的一个特征，生成将所述离子注入区隔离的隔离沟槽，其中，所述隔离沟槽的深度大于所述离 子注入区的深度。根据本发明实施例的另一个特征，所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。根据本发明实施例的另一个特征，所述双二极管结构包括背向型双二极管结构或相向型双二极管结构。根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器 的编程方法，其中，所述双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与所述第二二极管串联连接；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；所述编程方法包括在所述字线上施加第一电压，在所述位线上施加第二电压，将所述第一二极管和 第二二极管中反向击穿电压小的二极管击穿形成导通电阻，并使所述第一二极管和第二二 极管中反向击穿电压大的二极管导通。根据本发明实施例的一个特征，所述第一电压与所述第二电压的差值为能够将所述第一二极管和第二二极管中
5反向击穿电压小的二极管击穿的电压值。根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器 的读取方法，其中，所述双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述第一二极管与所述第二二极管串联连接；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；所述读取方法包括在所述字线上施加第三电压，在所述位线上施加第四电压，检测灵敏放大器是否 有电流，如果是，则表示所述第一二极管和第二二极管中反向击穿电压小的二极管被击穿 形成电阻，输出为逻辑“1”；否则，表示所述第一二极管和第二二极管中反向击穿电压小的 二极管未被击穿，输出逻辑“0”。本发明所述的一次性可编程存储器、制造及编程读取方法，达到的有益效果如 下1.打破现有技术中利用栅氧层的击穿特性制作一次性可编程存储器的传统观念， 采用二极管的反向击穿特性制作一次性可编程存储器，由于采用双二极管结构，因此，该一 次性可编程存储单元结构简单、存储单元面积小，集成度高；2.由于基于现有逻辑工艺制造，因此该一次性可编程存储单元可以随工艺特征尺 寸等比例缩小，使该一次性可编程存储器的集成度随工艺的发展而进一步提高；3.由于无需增加特殊工艺、因此该一次性可编程存储单元可以直接嵌入到SOC芯 片中；4、通过调节二极管结构中两个二极管PN结的掺杂浓度，从而保证双二极管结构 中只有一个二极管被击穿，进而提高了一次性编程存储器的可靠性；5、由于二极管的反向击穿电压与二极管PN结掺杂浓度有关，因此，可以通过调节 二极管PN结的掺杂浓度来调节击穿电压，从而灵活地设计用于对存储单元进行编程的编 程电压；6.由于采用绝缘层替代传统体硅工艺的反型阱，并且通过绝缘层和隔离沟槽有 效隔离离子注入区，不但提高数据存储的稳定性和可靠性，而且进一步减小了存储单元面 积；7、本发明利用SOI工艺的绝缘层与隔离沟槽形成的相互隔离的阱或离子注入区 作为二极管的正极，因此不需要增加或改变任何工艺步骤，就可以做出面积很小的存储单 元，而且能够避免普通体硅工艺性能上的劣势，如栓锁效应等。
图1为本发明第一实施例中双二极管结构的一次性可编程存储单元结构的侧视
图2为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图；图3为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部版图；图4为本发明第二实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图5为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图；图6为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部版图；图7为本发明第三实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图8为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图；图9为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部版图；图10为本发明第四实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图11为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图；图12为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部版 图；图13为本发明第五实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图14为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图；图15为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部版 图；图16为本发明第六实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图17为本发明第七实施例中双二极管结构的一次性可编程存储单元结构的侧视 图；图18A为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元 的等效电路原理图；图18B为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元 编程击穿后的等效电路原理图；图19为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储阵列 的局部示意图；图20A为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元的 电路原理图；图20B为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元编
7程击穿后的等效电路原理图；图21为本发明第四、五、七实施例中双二极管结构的一次性可编程存储阵列的局 部示意图。
具体实施例方式下面结合附图详细描述本发明的具体实施例。第一实施例图1为本发明第一实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图1中包括n型重掺杂区101、η型轻掺杂区102、ρ型离子注入区103、隔离沟槽104、 η型阱105和ρ型衬底106。其中，η型重掺杂区101、η型轻掺杂区102位于ρ型离子注入区103内，ρ型离子注入区 103位于η型阱105内，η型阱105位于ρ型衬底106上，η型重掺杂区101与字线(WL1， Word Line 1)相连接，η型轻掺杂区102与位线(BLl,Bit Line 1)相连接。其中，η型重掺杂区101、ρ型离子注入区103形成如图18Α所示的第一二极管1801，ρ 型离子注入区103与η型轻掺杂区102形成如图18Α所示的第二二极管1802。由于η型重 掺杂区101为第一二极管1801的负极，η型轻掺杂区102为第二二极管1802的负极，ρ型 离子注入区103分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双 二极管结构又称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802共用 作为正极的P型离子注入区103。由于第一二极管1801、第二二极管1802的负极的η型离 子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第一二极管1801 的η型重掺杂区101与ρ型离子注入区103形成的PN结的第一反向击穿电压小于第二二 极管1802的η型轻掺杂区102与ρ型离子注入区103形成的PN结的第二反向击穿电压， 也就是说，在相同电压作用下，第一二极管1801比第二二极管1802更容易被击穿。隔离沟槽104用于将ρ型离子注入区103隔离，隔离沟槽104的深度大于ρ型离 子注入区103的深度但小于η型阱105的深度。下面介绍本发明第一实施例中η型半晶体管结构的一次性可编程存储单元的制 造方法，具体步骤如下步骤101S，按照掩膜图形生成隔离沟槽；步骤102S，在P型衬底上形成η阱；步骤103S，在η阱内形成ρ型离子注入区；步骤104S，在ρ型离子注入区的第一区域内进行大剂量的η型离子注入形成η型 重掺杂区；步骤105S，在ρ型离子注入区的第二区域内进行小剂量的η型离子注入形成η型 轻掺杂区；其中，步骤104S与步骤105S可以同时执行，也可以先执行步骤105S，再执行步骤 104S。上述步骤中，η型重掺杂区、ρ型离子注入区形成第一二极管，P型离子注入区与η 型轻掺杂区形成第二二极管。隔离沟槽的深度小于η阱的深度并且大于P型离子注入区的 深度，从而保证隔离沟槽能够很好地隔离P型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。图2为本发明第一实施例中η型半晶体管结构的一次性可编程存储阵列的局部俯 视图，图2中，每个一次性可编程存储单元包括η型重掺杂区101、η型轻掺杂区102、ρ型离 子注入区103、隔离沟槽104、η型阱105，其中，隔离沟槽104将ρ型离子注入区103包围。图3为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部版图， 图3中，每个一次性可编程存储单元包括形成字线WLl、字线WL2的金属层、形成位线BLl、 位线BL2的金属层、η型重掺杂区101、η型轻掺杂区102、ρ型离子注入区103、第一接触孔 107和第二接触孔108。其中，形成字线WLl的金属层通过第一接触孔107与η型重掺杂区 101连接；形成位线BLl的金属层通过第二接触孔108与η型轻掺杂区102连接；形成字线 WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属 层，例如，形成字线的金属层为第一金属层，形成位线的金属层为第二金属层，此外，形成字 线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只 要分别属于两个不同的金属层即可。由于图3中的η型重掺杂区101、η型轻掺杂区102被形成字线、位线的金属层阻 挡，因此，图3未示出η型重掺杂区101、η型轻掺杂区102。第二实施例图4为本发明第二实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图4中包括相隔预定距离的第一一次性可编程存储单元和第二一次性可编程存储单 元，其中，第一一次性可编程存储单元包括η型重掺杂区201、ρ型离子注入区202、η型阱 203和ρ型衬底204。其中，η型重掺杂区201位于ρ型离子注入区202内，ρ型离子注入区202位于η 型阱203内，η型阱203位于ρ型衬底204上。η型重掺杂区201与字线相连接，η型阱203 与位线相连接。第二一次性可编程存储单元包括η型重掺杂区211、ρ型离子注入区212、η型阱 213和ρ型衬底204。其中，η型重掺杂区211位于ρ型离子注入区212内，ρ型离子注入区212位于η 型阱213内，η型阱213位于ρ型衬底204上。η型重掺杂区211与字线相连接，η型阱213 与位线相连接。图4中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全 相同的两个独立的一次性可编程存储单元，为了防止η型阱的热扩散效应造成的影响，将 第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。下面对第一一次 性可编程存储单元的结构进行描述。在第一一次性可编程存储单元中，η型重掺杂区201、ρ型离子注入区202形成如 图18Α所示的第一二极管1801，ρ型离子注入区202与η型阱203形成如图18Α所示的第 二二极管1802。由于η型重掺杂区201为第一二极管1801的负极，η型阱203为第二二极 管1802的负极，ρ型离子注入区202分别作为第一二极管1801、第二二极管1802的正极， 因此，本实施例中的双二极管结构也称为N-P-N背向型双二极管结构，第一二极管1801与 第二二极管1802共用作为正极的ρ型离子注入区202。由于第一二极管1801、第二二极管1802的负极的η型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿， 因此，第一二极管1801的η型重掺杂区101与ρ型离子注入区103形成的PN结的第一反 向击穿电压要小于第二二极管1802的η型阱203与ρ型离子注入区202形成的PN结的第 二反向击穿电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。下面介绍本发明第二实施例中η型半晶体管结构的一次性可编程存储单元的制 造方法，具体步骤如下步骤201S，在ρ型衬底上形成η阱；步骤202S，在η阱内形成ρ型离子注入区；步骤203S，在ρ型离子注入区内进行大剂量的η型离子注入形成η型重掺杂区。上述步骤中，η型重掺杂区、ρ型离子注入区形成第一二极管，P型离子注入区与η 阱形成第二二极管。图5为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图，图5中，第一一次性可编程存储单元包括η型重掺杂区201、ρ型离子注入区202、η型阱 203，第二一次性可编程存储单元包括η型重掺杂区211、ρ型离子注入区212、η型阱213， 第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。图6为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部版图， 图6中，一次性可编程存储单元包括形成字线WLl、字线WL2的金属层、形成位线BLl、位线 BL2的金属层、η型重掺杂区201、ρ型离子注入区202、η型阱203、第一接触孔205和第二 接触孔206。其中，形成字线WLl的金属层通过第一接触孔205与η型重掺杂区201连接； 形成位线BLl的金属层通过第二接触孔206与η型阱203连接；形成字线WL1、字线WL2的 金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字 线的金属层为第一金属层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形 成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个 不同的金属层即可。由于图6中的η型重掺杂区201被形成字线、位线的金属层阻挡，因此，图6未示 出η型重掺杂区201。第三实施例图7为本发明第三实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图7中包括由深隔离沟槽(dSTI，de印er STI) 304隔离的第一一次性可编程存储单元和 第二一次性可编程存储单元，其中，第一一次性可编程存储单元包括n型重掺杂区301、ρ型离子注入区302、η型阱 303和ρ型衬底305。其中，η型重掺杂区301位于ρ型离子注入区302内，ρ型离子注入区302位于η 型阱303内，η型阱303位于ρ型衬底305上。η型重掺杂区301与字线WLl相连接，η型 阱303与位线BLl相连接。第二一次性可编程存储单元包括η型重掺杂区311、ρ型离子注入区312、η型阱 313和ρ型衬底305。其中，η型重掺杂区311位于ρ型离子注入区312内，ρ型离子注入区312位于η 型阱313内，η型阱313位于ρ型衬底305上。η型重掺杂区311与字线(WL，Word Line)
10相连接。图7中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全 相同的两个独立的一次性可编程存储单元，为了防止η型阱的热扩散效应造成的影响，采 用比现有技术中隔离沟槽更深的深隔离沟槽对第一一次性可编程存储单元与第二一次性 可编程存储单元进行隔离，从而使可编程存储单元之间的间距缩小，大大减小存储器的面 积。下面对第一一次性可编程存储单元的结构进行描述。在第一一次性可编程存储单元中，η型重掺杂区301、ρ型离子注入区302形成如 图18Α所示的第一二极管1801，ρ型离子注入区302与η型阱303形成如图18Α所示的第 二二极管1802。由于η型重掺杂区301为第一二极管1801的负极，η型阱303为第二二极 管1802的负极，ρ型离子注入区302分别作为第一二极管1801、第二二极管1802的正极， 因此，本实施例中的双二极管结构也称为N-P-N背向型双二极管结构，第一二极管1801与 第二二极管1802共用作为正极的ρ型离子注入区302。由于第一二极管1801、第二二极管 1802的负极的η型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿， 因此，第一二极管1801的η型重掺杂区101与ρ型离子注入区302形成的PN结的第一反 向击穿电压要小于第二二极管1802的η型阱303与ρ型离子注入区302形成的PN结的第 二反向击穿电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。深隔离沟槽304用于将ρ型离子注入区303和ρ型离子注入区313隔离，深隔离 沟槽304的深度大于ρ型离子注入区303、313的深度但小于η型阱305的深度。下面介绍本发明第三实施例中η型半晶体管结构的一次性可编程存储单元的制 造方法，具体步骤如下步骤301S，按照掩膜图形生成深隔离沟槽；步骤302S，在ρ型衬底上形成η阱；步骤303S，在η阱内形成ρ型离子注入区；步骤303S，在ρ型离子注入区内进行大剂量的η型离子注入形成η型重掺杂区。上述步骤中，η型重掺杂区、ρ型离子注入区形成第一二极管，P型离子注入区与η 阱形成第二二极管。深隔离沟槽的深度小于η阱的深度并且大于ρ型离子注入区的深度， 从而保证深隔离沟槽能够很好地隔离P型离子注入区，使得每个一次性可编程存储单元之 间的间距很小，从而减小一次性可编程存储阵列占用的面积。图8为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图，图8中，第一一次性可编程存储单元包括η型重掺杂区301、ρ型离子注入区302、η型阱 303，第二一次性可编程存储单元包括η型重掺杂区311、ρ型离子注入区312、η型阱313， 深隔离沟槽304将第一一次性可编程存储单元、第二一次性可编程存储单元隔离。图9为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部版图， 图9中，一次性可编程存储单元包括形成字线WLl、字线WL2的金属层、形成位线BLl、位线 BL2的金属层、η型重掺杂区301、ρ型离子注入区302、η型阱303和接触孔306。其中，形成 字线WLl的金属层通过接触孔306与η型重掺杂区301连接；形成位线BLl的金属层通过 接触孔306与η型阱303连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2 的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属层，形成位 线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、
11二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。由于图9中的η型重掺杂区301被形成字线、位线的金属层阻挡，因此，图9未示 出η型重掺杂区301。第四实施例图10为本发明第四实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图10中包括相隔预定距离的第一一次性可编程存储单元和第二一次性可编程存储单 元，其中，第一一次性可编程存储单元包括ρ型轻掺杂区401、ρ型重掺杂区402、η型阱403 和P型衬底404。其中，ρ型轻掺杂区401、ρ型重掺杂区402位于η型阱403内，η型阱403位于ρ 型衬底404上。ρ型轻掺杂区401与字线WLl相连接，ρ型重掺杂区402与位线BLl相连接。第二一次性可编程存储单元包括ρ型轻掺杂区411、ρ型重掺杂区412、η型阱413 和P型衬底404。其中，ρ型轻掺杂区411、ρ型重掺杂区412位于η型阱413内，η型阱413位于ρ 型衬底404上。ρ型轻掺杂区411与字线WLl相连接。图10中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全 相同的两个独立的一次性可编程存储单元，为了防止η型阱的热扩散效应造成的影响，将 第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。下面对第一一次 性可编程存储单元的结构进行描述。 在第一一次性可编程存储单元中，ρ型轻掺杂区401、η型阱403形成如图20Α所示 的第一二极管2001，ρ型重掺杂区402与η型阱403形成如图20Α所示的第二二极管2002。 由于P型轻掺杂区401为第一二极管2001的正极，ρ型重掺杂区402为第二二极管2002 的正极，η型阱403分别作为第一二极管2001、第二二极管2002的负极，因此，本实施例中 的双二极管结构也称为P-N-P相向型双二极管结构，第一二极管2001与第二二极管2002 共用作为负极的η型阱403。由于第一二极管2001、第二二极管2002的正极的ρ型离子掺 杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第二二极管2002的η 型阱403与ρ型重掺杂区402形成的PN结的第二反向击穿电压要小于第一二极管2001的 P型轻掺杂区401与η型阱403形成的PN结的第一反向击穿电压，也就是说，第二二极管 2002比第一二极管2002更容易被击穿。下面介绍本发明第四实施例中η型半晶体管结构的一次性可编程存储单元的制 造方法，具体步骤如下步骤401S，在ρ型衬底上形成η阱；步骤402S，在η阱的第一区域内进行大剂量的η型离子注入形成P型轻掺杂区；步骤403S，在η阱的第二区域内进行小剂量的η型离子注入形成P型重掺杂区；其中，步骤402S与步骤403S可以同时执行，也可以先执行步骤403S，再执行步骤 402S。上述步骤中，ρ型轻掺杂区与η阱形成第一二极管，ρ型重掺杂区与η阱形成第
二二极管。
12
图11为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图，图5中，第一一次性可编程存储单元包括ρ型轻掺杂区401、p型重掺杂区402和η型阱 403，第二一次性可编程存储单元包括ρ型轻掺杂区411、ρ型重掺杂区412、η型阱413，第 一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。图12为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部版 图，图12中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、 位线BL2的金属层、ρ型轻掺杂区401、ρ型重掺杂区402、η型阱403和接触孔405。其中， 形成字线WLl的金属层通过接触孔405与ρ型轻掺杂区401连接；形成位线BLl的金属层通 过接触孔405与ρ型重掺杂区402连接；形成字线WLl、字线WL2的金属层与形成位线BLl、 位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属 层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅 限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。由于图12中的ρ型轻掺杂区401、ρ型重掺杂区402被形成字线、位线的金属层阻 挡，因此，图12未示出ρ型轻掺杂区401、ρ型重掺杂区402。第五实施例图13为本发明第五实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图13中包括由深隔离沟槽504隔离的第一一次性可编程存储单元和第二一次性可编程 存储单元，其中，第一一次性可编程存储单元包括ρ型轻掺杂区501、？型重掺杂区502、11型阱503 和P型衬底505。其中，ρ型轻掺杂区501、ρ型重掺杂区502位于η型阱503内，η型阱503位于ρ 型衬底505上。ρ型轻掺杂区501与字线WLl相连接，ρ型重掺杂区502与位线BLl相连接。第二一次性可编程存储单元包括ρ型轻掺杂区511、ρ型重掺杂区512 (图未示)、 η型阱513和ρ型衬底505。其中，ρ型轻掺杂区511、ρ型重掺杂区512位于η型阱513内，η型阱513位于ρ 型衬底505上。ρ型轻掺杂区511与字线WLl相连接。图13中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全 相同的两个独立的一次性可编程存储单元，为了防止η型阱的热扩散效应造成的影响，采 用深隔离沟槽将第一一次性可编程存储单元与第二一次性可编程存储单元隔离。深隔离沟 槽的深度大于η阱的深度，从而保证深隔离沟槽能够很好地隔离η阱，使得每个一次性可编 程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。下面对第一一 次性可编程存储单元的结构进行描述。在第一一次性可编程存储单元中，ρ型轻掺杂区501、η型阱503形成如图20Α所示 的第一二极管2001，ρ型重掺杂区502与η型阱503形成如图20Α所示的第二二极管2002。 由于P型轻掺杂区501为第一二极管2001的正极，ρ型重掺杂区502为第二二极管2002 的正极，η型阱503分别作为第一二极管2001、第二二极管2002的负极，因此，本实施例中 的双二极管结构也称为P-N-P相向型双二极管结构，第一二极管2001与第二二极管2002 共用作为负极的η型阱503。由于第一二极管2001、第二二极管2002的正极的ρ型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第二二极管2002的η 型阱503与ρ型重掺杂区502形成的PN结的第二反向击穿电压要小于第一二极管2001的 P型轻掺杂区501与η型阱503形成的PN结的第一反向击穿电压，也就是说，第二二极管 2002比第一二极管2002更容易被击穿。下面介绍本发明第五实施例中η型半晶体管结构的一次性可编程存储单元的制 造方法，具体步骤如下步骤501S，按照掩膜图形生成深隔离沟槽；步骤502S，在ρ型衬底上形成η阱；步骤503S，在η阱的第一区域内进行大剂量的η型离子注入形成P型轻掺杂区；步骤504S，在η阱的第二区域内进行小剂量的η型离子注入形成P型重掺杂区；其中，步骤503S与步骤504S可以同时执行，也可以先执行步骤504S，再执行步骤 503S。上述步骤中，ρ型轻掺杂区与η阱形成第一二极管，P型重掺杂区与η阱形成第
二二极管。图14为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部俯视 图，图14中，第一一次性可编程存储单元包括ρ型轻掺杂区501、ρ型重掺杂区502和η型 阱503，第二一次性可编程存储单元包括ρ型轻掺杂区511、ρ型重掺杂区512、η型阱513， 深隔离沟槽504将第一一次性可编程存储单元、第二一次性可编程存储单元隔离。图15为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部版 图，图15中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、 位线BL2的金属层、ρ型轻掺杂区501、ρ型重掺杂区502、η型阱503和接触孔506。其中， 形成字线WLl的金属层通过接触孔506与ρ型轻掺杂区501连接；形成位线BLl的金属层通 过接触孔506与ρ型重掺杂区502连接；形成字线WLl、字线WL2的金属层与形成位线BLl、 位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属 层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅 限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。由于图15中的ρ型轻掺杂区501、ρ型重掺杂区502被形成字线、位线的金属层阻 挡，因此，图15未示出ρ型轻掺杂区501、ρ型重掺杂区502。第六实施例图16为本发明第六实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图16中包括η型重掺杂区601、η型轻掺杂区602、ρ型离子注入区603、隔离沟槽604、 绝缘层605和ρ型衬底606。其中，η型重掺杂区601、η型轻掺杂区602位于ρ型离子注入区603内，ρ型离子注入区 103位于绝缘层605上，绝缘层605位于ρ型衬底606上，η型重掺杂区101与字线WLl相 连接，η型轻掺杂区102与位线BLl相连接。其中，η型重掺杂区601、ρ型离子注入区603形成如图18Α所示的第一二极管1801，η 型轻掺杂区602与ρ型离子注入区603形成如图18Α所示的第二二极管1802。由于η型 重掺杂区601为第一二极管1801的负极，η型轻掺杂区602为第二二极管1802的负极，ρ 型离子注入区603分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双二极管结构又称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802 共用作为正极的P型离子注入区603。由于第一二极管1801、第二二极管1802的负极的η 型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第一二极管 1801的η型重掺杂区601与ρ型离子注入区603形成的PN结的第一反向击穿电压要小于 第二二极管1802的η型轻掺杂区602与ρ型离子注入区603形成的PN结的第二反向击穿 电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。隔离沟槽604直接连接到绝缘层605，从而可靠地将每个一次性可编程存储单元 的P型离子注入区603隔离。绝缘层605可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制 造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘 层605具有良好的绝缘特性，因此无须在衬底606上制造反型阱，从而进一步减小存储单元 的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣 势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝 石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大 地提高一次性可编程存储器的数据存储的稳定性和可靠性。下面介绍本发明第六实施例中双二极管结构的一次性可编程存储单元的制造方 法，具体步骤如下步骤601S，按照掩膜图形生成隔离沟槽；步骤602S，在绝缘层上形成ρ型离子注入区；步骤603S，在ρ型离子注入区的第一区域内进行大剂量的η型离子注入形成η型 重掺杂区；步骤604S，在ρ型离子注入区的第二区域内进行小剂量的η型离子注入形成η型 轻掺杂区；其中，步骤603S与步骤604S可以同时执行，也可以先执行步骤604S，再执行步骤 603S。上述步骤中，η型重掺杂区、ρ型离子注入区形成第一二极管，P型离子注入区与η 型轻掺杂区形成第二二极管。隔离沟槽能够很好地隔离P型离子注入区，使得每个一次性 可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。第七实施例图17为本发明第七实施例中双二极管结构的一次性可编程存储单元结构的侧视 图，图17中包括ρ型轻掺杂区701、ρ型重掺杂区702、η型离子注入区703、隔离沟槽704、 绝缘层705和ρ型衬底706。其中，ρ型轻掺杂区701、ρ型重掺杂区702位于η型离子注入区703内，η型离子注入区 703位于绝缘层705上，绝缘层705位于η型衬底706上，ρ型轻掺杂区101与字线WLl相 连接，P型重掺杂区102与位线BLl相连接。其中，ρ型轻掺杂区701、η型离子注入区703形成如图20Α所示的第一二极管2001，η型 离子注入区703与ρ型重掺杂区702形成如图20Α所示的第二二极管2002。由于第一二极 管2001、第二二极管2002的正极的ρ型离子掺杂浓度不同，对于离子掺杂浓度越高的二极 管将更容易被击穿，因此，P型轻掺杂区701为第一二极管2001的正极，ρ型重掺杂区702为 第二二极管2002的正极，η型离子注入区703分别作为第一二极管2001、第二二极管2002
15的负极，因此，本实施例中的双二极管结构又称为P-N-P相向型双二极管结构，第一二极管 2001与第二二极管2002共用作为正极的ρ型离子注入区703。由于第二二极管2002的η 型重掺杂区702与ρ型离子注入区703形成的PN结的第一反向击穿电压要小于第一二极 管2001的η型轻掺杂区701与ρ型离子注入区703形成的PN结的第二反向击穿电压，因 此，第二二极管2002比第一二极管2001更容易被击穿。隔离沟槽704直接连接到绝缘层705，从而可靠地将η型离子注入区703隔离。绝 缘层705可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制造，采用诸如二氧化硅、蓝宝石 等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层705具有良好的绝缘特性，因 此无须在衬底706上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代 传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝 宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易 受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的 数据存储的稳定性和可靠性。下面介绍本发明第七实施例中双二极管结构的一次性可编程存储单元的制造方 法，具体步骤如下步骤701S，按照掩膜图形生成隔离沟槽；步骤702S，在绝缘层上形成η型离子注入区；步骤703S，在η型离子注入区的第一区域内进行大剂量的ρ型离子注入形成P型 轻掺杂区；步骤704S，在η型离子注入区的第二区域内进行小剂量的ρ型离子注入形成P型 重掺杂区；其中，步骤703S与步骤704S可以同时执行，也可以先执行步骤704S，再执行步骤 703S。上述步骤中，ρ型轻掺杂区、η型离子注入区形成第一二极管，η型离子注入区与ρ 型重掺杂区形成第二二极管。隔离沟槽能够很好地隔离η型离子注入区，使得每个一次性 可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。下表1为本发明实施例中双二极管结构的一次性可编程存储单元的编程和读取 方法 表 1表1中，击穿电压Vpp至少大于2倍工作电压Vdd、并小于第一二极管和第二二极管 中反向击穿电压较小的二极管的击穿电压；读取电压VreadSI作电压Vdd。编程过程在字线WL上施加击穿电压Vpp，在位线BL上施加OV电压，从而将第一二极管和第 二二极管中反向击穿电压较小的二极管击穿，并使第一二极管和第二二极管中反向击穿电 压较大的二极管正向导通。对于未选中的可编程存储单元，在位线BL上施加击穿电压Vpp， 以防止位于已选中的字线上的第一二极管已击穿的其它可编程存储单元发生漏电。在0. 13um的逻辑工艺下，击穿电压Vpp可选取的电压值如6-10V，工作电压Vdd可 选取的电压值如1. 3V，读取电压Vread可选取的电压值如IV。当然，根据不同的逻辑工艺，击 穿电压Vpp、工作电压Vdd、读取电压Vread也可以有所变化。读取过程在与字线WL上施加读取电压VMad，在位线BL上施加OV电压，即在η型轻掺杂区 上施加OV电压，检测灵敏放大器是否有电流，如果是，则表示第一二极管和第二二极管中 反向击穿电压较小的二极管被击穿形成电阻，第一二极管和第二二极管中反向击穿电压较 大的二极管正向导通，则输出为逻辑“1”；否则，表示第一二极管和第二二极管中反向击穿 电压较小的二极管未被击穿，输出逻辑“0”。图18Α为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元 的等效电路原理图；图18Α中包括串联连接的第一二极管1801和第二二极管1802，其中， 第一二极管1801与位线WL连接，第二二极管1802与字线BL连接。图18Β为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元 编程击穿后的等效电路原理图；图18Β中包括串联连接的电阻1803和第二二极管1802，其 中，当图18Α中的第一二极管1801在编程电压的作用下被击穿后，形成电阻1803。电流I 沿字线WL到位线BL的方向流动。图19为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储阵列 的局部示意图；图19中包括多个双二极管结构的一次性可编程存储单元、字线WL1、字线 WL2、字线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元分别与一条字线、 一条位线连接。位于图19中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已 经被编程击穿，因此，图中以电阻1903串联二极管1902的等效电路来表示该一次性可编程
17存储单元。图20A为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元的 电路原理图；图20A中包括串联连接的第一二极管2001和第二二极管2002，其中，第一二 极管2001与位线WL连接，第二二极管2002与字线BL连接。图20B为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元编 程击穿后的等效电路原理图；图20B中包括串联连接的电阻2003和第一二极管2001，其 中，当图20A中的第二二极管2002在编程电压的作用下被击穿后，形成电阻1803。电流I 沿字线WL到位线BL的方向流动。图21为本发明第四、五、七实施例中双二极管结构的一次性可编程存储阵列的局 部示意图；图21中包括多个双二极管结构的一次性可编程存储单元、字线WL1、字线WL2、字 线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元分别与一条字线、一条位 线连接。位于图21中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已经被编 程击穿，因此，图中以二极管2101串联电阻2103的等效电路来表示该一次性可编程存储单兀。本发明所述的一次性可编程存储器、制造及编程读取方法，由于采用双二极管结 构，因此，该一次性可编程存储单元结构简单、存储单元面积小，集成度高。另外，由于基于现有逻辑工艺制造，因此该一次性可编程存储单元可以随工艺特 征尺寸等比例缩小，使该一次性可编程存储器的集成度随工艺的发展而进一步提高。另外，由于无需增加特殊工艺、因此该一次性可编程存储单元可以直接嵌入到SOC 芯片中。另外，通过调节二极管结构中两个二极管PN结的掺杂浓度，从而保证双二极管结 构中只有一个二极管被击穿，进而提高了一次性编程存储器的可靠性。另外，由于二极管的反向击穿电压与二极管PN结掺杂浓度有关，因此，可以通过 调节二极管PN结的掺杂浓度来调节击穿电压，从而灵活地设计用于对存储单元进行编程 的编程电压。另外，由于采用绝缘层替代传统体硅工艺的反型阱，并且通过绝缘层和隔离沟槽 有效隔离离子注入区，不但提高数据存储的稳定性和可靠性，而且进一步减小了存储单元 面积。另外，本发明利用SOI工艺的绝缘层与隔离沟槽形成的相互隔离的阱作为二极管 的正极，因此不需要增加或改变任何工艺步骤，就可以做出面积很小的存储单元，而且能够 避免普通体硅工艺性能上的劣势，如栓锁效应等。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，对本发明实施例所作的任何修改、变更、组合、等同替换、改进等，均应包含 在本发明的保护范围之内。
权利要求
一种双二极管结构的一次性可编程存储器，其特征在于，包括多个双二极管结构的一次性可编程存储器单元，所述双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与所述第二二极管串联连接；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
2.根据权利要求1所述的一次性可编程存储器，其特征在于，所述可编程存储器包括 隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层。
3.根据权利要求1所述的一次性可编程存储器，其特征在于， 所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同； 所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
4.根据权利要求1所述的一次性可编程存储器，其特征在于， 所述双二极管结构包括背向型双二极管结构或相向型双二极管结构。
5.一种双二极管结构的一次性可编程存储器的制造方法，其特征在于，所述双二极管 结构的一次性可编程存储器包括多个双二极管结构的一次性可编程存储器单元，所述制造 方法包括以下步骤在绝缘层上形成离子注入区；在离子注入区的第一区域内形成第一掺杂区；在离子注入区的第二区域内形成第二掺杂区；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；将所述第一掺杂区与所述离子注入区形成第一二极管；将所述离子注入区与所述第二掺杂区形成第二二极管；将所述第一二极管与所述第二二极管串联连接；将所述第一二极管与字线相连接，将所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
6.根据权利要求5所述的制造方法，其特征在于，生成将所述离子注入区隔离的隔离沟槽，其中，所述隔离沟槽的深度大于所述离子注 入区的深度。
7.根据权利要求5所述的制造方法，其特征在于，所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同； 所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
8.根据权利要求5所述的制造方法，其特征在于， 所述双二极管结构包括背向型双二极管结构或相向型双二极管结构。
9.一种双二极管结构的一次性可编程存储器的编程方法，其特征在于，所述双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与所述第二二极管串联连接；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；所述编程方法包括在所述字线上施加第一电压，在所述位线上施加第二电压，将所述第一二极管和第 二二极管中反向击穿电压小的二极管击穿形成导通电阻，并使所述第一二极管和第二二极 管中反向击穿电压大的二极管导通。
10.根据权利要求9所述的编程方法，其特征在于，所述第一电压与所述第二电压的差值为能够将所述第一二极管和第二二极管中反向 击穿电压小的二极管击穿的电压值。
11.一种双二极管结构的一次性可编程存储器的读取方法，其特征在于， 所述双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由所述离子注入区与第二掺杂区形成；所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；所述第一二极管与所述第二二极管串联连接；所述离子注入区位于与其紧邻的绝缘层上；所述第一二极管与字线相连接，所述第二二极管与位线相连接；所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；所述读取方法包括在所述字线上施加第三电压，在所述位线上施加第四电压，检测灵敏放大器是否有电 流，如果是，则表示所述第一二极管和第二二极管中反向击穿电压小的二极管被击穿形成 电阻，输出为逻辑“1”；否则，表示所述第一二极管和第二二极管中反向击穿电压小的二极 管未被击穿，输出逻辑“0”。
全文摘要
本发明公开了双二极管结构的一次性可编程存储器、制造及编程读取方法，双二极管结构的一次性可编程存储器单元包括第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由离子注入区与第二掺杂区形成；离子注入区位于与其紧邻的绝缘层上；第一二极管与第二二极管串联连接；第一二极管与字线相连接，第二二极管与位线相连接；第一二极管的反向击穿电压不同于第二二极管的反向击穿电压。利用第一二极管被击穿时形成导通电阻，未击穿时关闭的特性以及第二二极管的正向导通与反向关闭的特性，实现存储单元面积小，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、具有高数据存储稳定性和可靠性的一次性可编程存储器。
文档编号H01L21/8229GK101908548SQ20091008652
公开日2010年12月8日 申请日期2009年6月4日 优先权日2009年6月4日
发明者朱一明, 苏如伟 申请人:北京芯技佳易微电子科技有限公司