专利名称：半导体裸芯片的接合焊盘排布方法以及半导体裸芯片的制作方法
技术领域：
本发明有关于集成电路(Integrated Circuit, IC)的接合焊盘(bond pad)，更具 体地，有关于半导体棵芯片(semiconductor die)(棵芯片即为未封装的晶粒)的 接合焊盘排布(arrangement)方法以及半导体棵芯片。
背景技术：
在半导体封装领域，引线接合(wirebond)可以用在半导体棵芯片(即，集成 电路棵芯片)与封装基板(package substrate)(即，安置半导体棵芯片的印刷电路 板的基板)之间提供电性连接。例如，引线接合可以用在半导体棵芯片到电源 环路(例如，电源以及接地环路)的接合焊盘以及封装基板的接合指(bond finger) 之间提供电性连接。以球形阵列(Ball Grid Array, BGA)封装为例，封装基板的 接合指可以进一步连接到封装表面的焊接球上。
尽管如此，随着半导体技术的发展，在一个单一的半导体棵芯片上的电路 系统(circuitry)的量仍需要有所增加，以提供更多的功能，同时，也需要提高运 行速度，以及进一步减小半导体棵芯片的尺寸，以使最终的封装更为紧密。电 路系统的量的增加使在半导体棵芯片与封装基板之间的电性连接的数量有所增
芯片的体积的减小，也导致了可用于排布接合焊盘的可用空间更多。因此，为 了满足减小半导体棵芯片体积，以及同时增加半导体棵芯片的电路系统的量， 需要在半导体棵芯片中应用更为方便以及灵活的接合焊盘设定(design)。
发明内容
本发明提供半导体棵芯片的接合焊盘排布方法以及半导体棵芯片，目的之 一在于提供在半导体棵芯片中应用更为方便以及灵活的接合彈盘以及接合焊盘 才非布方法。
本发明提供一种半导体棵芯片的接合焊盘排布方法，包含确定排布于半导体棵芯片的外围区域的接合焊盘结构，其中,该接合焊盘结构包含多个接合焊
盘，以及该多个接合焊盘的每一者定义为具有预设连接区域；控制该多个接合
焊盘的每一者的方向，从而选择性地配置该预设连接区域电性连接到多个导电 结构中的一者，其中，该多个导电结构包含在该半导体棵芯片的至少一金属互
连层中；以及保存排布在该半导体棵芯片的该外围区域的该多个接合焊盘的接 合焊盘设定。
本发明另提供一种半导体棵芯片，包含基板；至少一个金属互连层，位 于该基板之上，该至少一个金属互连层包括多个导电结构，其中该多个导电结 构分属于第一电源网络、第二电源网络以及信号网络；以及接合焊盘结构，排 布于该半导体棵芯片的外围区域，该接合焊盘结构的每一排包含多个接合焊 盘，包含第一接合焊盘以及第二接合焊盘，该第一接合焊盘电性连接于第一导 电结构，该第二接合焊盘电性连接于第二导电结构，其中，该第一导电结构以 及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。
本发明提供半导体棵芯片的接合焊盘排布方法以及半导体棵芯片减小半导 体棵芯片体积以及同时增加半导体棵芯片的电路系统的量，既灵活又方便。
图1为根据本发明的安置在印刷电路板的基板102之上的半导体棵芯片100 的俯视示意图。
图2为根据本发明的一个实施例的安置在基板102上的半导体棵芯片100 的的俯一见示意图。
图3为才艮据本发明的实施例的I/O单元200的俯视示意图。
图4为沿如图3所示的I/O单元200的线4'-4"的截面图。
图5为根据本发明的实施例的I/O单元400的俯视示意图。
图6为根据本发明的实施例的多个I/O单元的俯一见示意图。
图7为根据本发明的实施例的半导体棵芯片的接合焊盘排布方法的流程图。
图8为根据本发明的实施例的一个3排接合焊盘的布局的示意图。
具体实施例方式
在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域普通技术人员应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及 权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差 异来作为区分的准则。在通篇说明书及权利要求项当中所提及的"包括"和"包 含"为一开放式的用语，故应解释成"包含但不限定于"。以外，"耦接" 一词 在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其 它装置进行连接。
图1为根据本发明的安置(mount)在印刷电路板的基板102之上的半导体棵 芯片IOO的俯视示意图。半导体棵芯片100 (即，集成电路棵芯片)包含一个棵 芯片核104，以及一个外围区域106。如图1所示，多个输入输出(I/0)单元108 排布在半导体棵芯片100的外围区域106内。多个I/O单元108包含接合焊盘 118、 120、 122以及124，该多个接合焊盘用于通过接合线(bondwire)132，将半 导体棵芯片IOO耦接到接合指112以及电源环路114、电源环路116,其中，电 源环路114及电源环路116位于基板102上。
在图1中，多个接合焊盘为同轴接合焊盘排布；尽管如此，此处仅为示意 图，用以i^明本发明，然本发明不以此为限。此外，应当注意到，在一些实施 例中，电源环路114以及电源环路116可以分割开来，以允许导电轨迹(conductive trace)通过棵芯片基板上的电源环路。进一步说，分割开的电源环路的每一部分 可以用于为半导体棵芯片100的棵芯片核104提供一个不同的电压电势。换句 话说，如图1所示的电源环路的数量仅为用以说明本发明，然本发明不以此为 限。在安置半导体棵芯片100的印刷电路板的基板102之上形成多于两个的电 源环路也是可以的。
在根据本发明的此实施例中，棵芯片边缘邻近的外接合焊盘(outer bond pad),不限于仅仅用作电源/接地接合焊盘(power/groundbondpad)。例如，接合 焊盘118可以用作电源接合焊盘，其中，邻近的接合焊盘124可以用作一个信 号接合焊盘。相似的，在外接合焊盘后面的内接合焊盘(innerbondpad)也不仅仅 限于用作信号接合焊盘。例如，接合焊盘120可以用作一个电源接合焊盘，而 邻近的接合焊盘122可以用作信号接合焊盘。 一般说来，根据本发明的实施例 的接合焊盘可以定义为具有一个预设连接区域，而且可以控制接合焊盘的方向， 以选择性地配置该预设连接区域电性连接到多个导电结构中的一个，其中，该 多个导电结构可以分属于第一电源网络、第二电源网络以及信号网络，而且该 多个导电结构可以经由半导体棵芯片的一个或者多个金属互连层形成导通路径。即，依赖于由接合焊盘的方向所确定的预设连接区域的位置，根据本发明 的实施例的接合焊盘因此可以选择性的配置为与电源导电结构(例如，电源总 线)具有电性连接的电源接合焊盘，或者与信号导电结构(例如，信号导体) 具有电性连接的信号接合焊盘。
如图l所示的半导体棵芯片100可以使用BGA封装而封装。尽管如此，仅 是用以说明本发明，然本发明不以此为限。更具体地，根据本发明的实施例的
任何可用的封装技术包括BGA封装，四面扁平封装(Quad Flat Package, QFP)， 等等。请参考图2,图2为根据本发明的一个实施例的安置在基板102上的半导 体棵芯片IOO的的俯视示意图。在本实施例中，半导体棵芯片100是使用QFP 封装来安置的。如图2所示，其中，半导体棵芯片100经由外露的棵芯片焊盘 (exposed die pad, e-pad)150而安置在基板102上，棵露的棵芯片焊盘150则故 意外露而且封装在基板102上，例如，散发由半导体棵芯片100产生的热量。 半导体棵芯片(即，集成电路棵芯片)100包含棵芯片核104以及外围区域106。 除此以外，在半导体棵芯片100的外围区域106上排布多个I/O单元108。多个 I/O单元108包含接合焊盘118、 120、 122以及124，接合焊盘118、 120、 122 以及124用于将该半导体棵芯片的多个电路系统耦接到引线(lead)154，而引线 154沿着基4反102的四边排布，而且引线154向外扩展用作QFP封装的外围引 线，而位于基板102上的电源环路156 (即，接地环路)具有连接到棵芯片焊盘 150的一个或多个桥(bridge)。接合焊盘经由分别的接合线132耦接到引线154 以及电源环^各156。
在图2中，接合焊盘排布为一同轴接合焊盘排布；尽管如此，此处仅用以 说明本发明，然本发明不以此为限。此外，应当注意到，在一些实施例中，作 为第一电源网络或者第二电源网络的电源环路(即，接地环路，可以称之为接 地网络)156可以分割，这样电源环^各(即，接地环路)154分割的每一部分均 可以为半导体棵芯片100的棵芯片核104提供一个不同的电压电势。例如，右 上的接地环路部分，可以配置为连接具有GND1电势的接合焊盘，而右下的接 地环路部分，可以配置连接为具有GND2电势的接合焊盘。
在如图2所示的实施例中，接地接合焊盘可以经由相应的接合线132而连 接到电源环路156(即，接地环路)，而电源接合焊盘以及信号接合焊盘可以经 由相应的接合线132连接到引线154。尽管如此，在棵芯片边缘旁边的外接合焊盘不仅仅限于用作电源/接地接合焊盘。例如，接合焊盘118可以用作接地接合
焊盘，而邻近的接合焊盘124可以用作信号接合焊盘。相似的，外接合焊盘后 面(从外侧向里看)的内接合焊盘也不仅仅限于用作信号接合焊盘。例如，接 合焊盘120可以用作电源接合焊盘，而邻近的接合焊盘122可以用作信号接合 焊盘。 一般说来，根据本发明的实施例使用QFP封装安置半导体棵芯片的接合 焊盘可以定义为具有预设连接区域，而且可以控制接合焊盘的方向，以选择性 地配置预设连接区域电性连接到多个导电结构中的一者，而该多个导电结构可 以经由半导体棵芯片的一个或者多个金属互连层形成导通路径，其中，该多个 导电结构可以分属于第一电源网络、第二电源网络以及信号网络。即，依赖于 由接合焊盘的方向所确定的预设连接的位置，根据本发明的实施例的接合焊盘 因此可以选择性的配置为与电源导电结构(例如，电源总线)具有电性连接的 电源接合焊盘，或者与信号导电结构(例如，信号导体)具有电性连接的信号 接合焊盘。
为了清楚的说明根据本发明的实施例的技术特点，下面将详细介绍使用任 何可用封装技术(例如，BGA封装，或QFP封装)而封装在半导体棵芯片中的 推荐的接合焊盘结构的某些实施例。
图3为根据本发明的实施例的，I/O单元200的俯视示意图。I/O单元200 位于半导体棵芯片的外围区域中，1/0单元200包含一个或多个接合焊盘(例如， 接合焊盘202以及接合焊盘204)， 一个或多个电源总线(例如，电源总线212a， 以及电源总线212b,以及接地总线214), —个或多个信号导体(例如，信号导 体220 )，以及一个有源I/O电路系统206。接合焊盘202定义为具有预设连接区 域203，而接合焊盘204也定义为具有预设连接区域205。在此实施例中，预设 连接区域203以及预设连接区域205用于定义接合焊盘耦接到金属互连层的位 置。如图3所示，当接合焊盘202排布在第一方向，以使连接区域203排布在 如图3所示的较低的位置，接合焊盘202用于电性连接到电源总线212a,尽管 如此，当接合焊盘202从第一方向旋转到第二方向时，连接区域203可以翻转 到如图3所示的接合焊盘202中的虛线框内所示的靠上的位置，接合焊盘202 可以配置为电性连接到接地总线214。相似的，当接合焊盘204可以排布为第一 方向，以使连接区域205排布在图3所示的较低位置时。尽管如此，当接合焊 盘204从第一方向旋转到第二方向时，以使连接区域205翻转到如图3的接合 焊盘204中虚线框所示的靠上的位置，接合焊盘204可以配置为连接到电源总线212b。可以看出，接合焊盘202以及接合焊盘204的方向可以根据相应的应 用要求而进行控制，以此方式来选择性地将相应的连接区域连接到对应多个导 电结构的中的一个(例如，信号导体220,电源总线212a,电源总线212b，以 及才妄地总线214)。
请参阅图4，图4为沿如图3所示的I/O单元200的线4，-4"的截面图。接 合焊盘202以及接合焊盘204在钝化(passivation)层302上，其中，钝化层302 为硅氮化物绝缘层。多个金属互连层304、 306以及308,以及多个绝缘层305、 307以及309，排布在钝化层302以及具有有源I/O电路系统206的棵芯片基板 中间。请注意，如图4所示的金属互连层以及绝缘层的数量仅为用以说明。在 多个金属互连层304、 306以及308中的每一者之上形成多个导电结构，而且多 个导电结构，经由通过至少一个中间的绝缘层305以及307或者309的导电通 孔(via)310耦接而扩展。例如，包含电源总线212a,电源总线212b，以及接地 总线214,信号导体220的导电结构，放置于上面的金属互连层(即，金属互连 层304),而放置于上面的金属互连层的导电结构通过中间的互连层(即，金属 互连层306)下面的互连层(即，金属互连层308 )，以及导电通孔310，电性连 接到棵芯片基板的有源I/O电路系统206。可以看出，导电结构可以分属于第一 电源网络(例如，用于传输电源电势的电源总线)、第二电源网络(例如，用于 传输接地电势的接地总线)以及信号网络(例如，用于传输I/O信号的信号导体)。
如图4所示，接合焊盘204位于信号导体220以及电源总线212b的上方， 而电源总线212b以及信号导体220形成在金属互连层304上，而且，接合焊盘 204通过钝化层302的开孔(通孔)耦接到信号导体220，其中，钝化层302位 于由预设连接区域205定义的位置。在如图4所示的实施例中，接合焊盘204 可以配置为电性连接到信号导体220，尽管如此，在另一个实施例中，接合焊盘 204可以电性连接到电源总线212b。例如，通过旋转接合焊盘204以使预设连 接区域205排布在翻转位置，正如图4中所示的连接区域205，所示，接合坪盘 204然后可以通过钝化层302的开孔(通孔)而耦接到电源总线212b,而钝化 层302可以排布于由连接区域205'而定义的位置。
对于接合焊盘202而言，接合焊盘202位于电源总线212a以及接地总线214 上，而接地总线214形成在金属互连层304，而接合焊盘202可以排布预设连接 区域203所定义的位置，通过钝化层302的开孔(通孔)而耦接到电源总线212。 在如图4所示的实施例中，接合焊盘202可以配置为电性连接到电源总线212a,尽管如此，在另一个实施例中，接合焊盘202可以电性连接到接地总线214。例 如，通过旋转接合焊盘202以使预设连接区域203排布于翻转位置，正如图4 中的连接区域203，所示，接合焊盘202因此可以在由连接区域203，定义的位置， 通过钝化层302上的开孔(通孔)而耦"t妻到接地总线214。
简短总结，根据本发明的实施例，半导体棵芯片的接合焊盘中的每一者， 根据实际应用的设计要求均可以选择性地连接到电源总线、接地总线、或者信 号导体。换言之，根据本发明的实施例的接合焊盘，可以直接排布于多个导电 结构上，因此，根据本发明的实施例的接合焊盘可以具有多个连接选项。例如， 一种情况下，接合焊盘直接排布于具有多个不同的电压电势的多个电源总线上， 而多个不同电压电势可以是，例如，0V、十3.3V以及-3.3V等等。接合焊盘因此 可以选择性地耦接到可用的多个电源总线中的一个。在另一种情况下，依赖于 设计的要求，接合焊盘可以排布于一个或多个信号导体以及一个或多个电源总 线上，接合焊盘因此可以选择性的耦接到可用的多个导电结构中的一个，以用 作信号接合焊盘、电源接合焊盘，或者接地接合焊盘。
如图3所示的1/O单元200仅用以描述本发明，然本发明不以此为限。在阅 读上述内容之后，本领域的技术人员可以知道，半导体棵芯片的1/0单元的其它 配置结构均是可用的。I/O单元的某些例子描述如下。
请参阅图5，图5为根据本发明的实施例的I/O单元400的俯一见示意图。I/O 单元400包含接合焊盘402、 404、 406以及408，电源总线(例如，接地总线 410a、接地总线410b以及电源总线412a、 412b以及412c),信号导体414a、 414b 以及414c,以及有源I/O电路系统416。接合焊盘402、 404、 406以及408可以 定义为分别具有预设连接区域418a、 418b、 418c以及418d。而接合焊盘402、 404、 406以及408形成4排(quad-tier)4妄合焊盘结构，此外，接合焊盘402、 404、 406以及408可以配置为同轴接合焊盘排布。根据本发明的实施例，可以控制接 合焊盘的方向，例如旋转接合焊盘等，以使在特定位置放置预设连接区域，然 后配置该预设连接区域电性连接到对应该特定位置的特定导电结构，详细描述 如下。例如，可以控制接合焊盘402的方向而配置连接区域418a排布在对应信 号导体414a或接地总线410a的位置。相似的，可以控制接合焊盘404的方向而 配置连接区域418b排布在对应电源总线412a或接地总线410b的位置，可以控 制接合焊盘406的方向而配置连接区域418c排布在对应信号导体414b或电源 总线412b的位置。在此实施例中，接合焊盘406仅允许电性连接于信号导体414c。尽管如此，在另一个实施例中，接合焊盘406可以定义为具有多个连接 选项。例如，当接合焊盘406旋转以使连接区域418b翻转，而接合焊盘406因 此可以配置为电性连接到不同的导电结构，例如电源总线。这仅是为了遵循本 发明的精神，然仍落入本发明的保护范围之内。
图6为根据本发明的实施例的多个I/0单元的俯视示意图。如图6所示，多 个接合焊盘502、 504、 506、 508以及510可以;故置在多个I/O单元500a、 500b 以及500c上。另外，接合焊盘502、 504、 506、 508以及510可以形成三排(tri-tier) 接合焊盘结构，而接合焊盘502、 504、 506、 508以及510可以配置为交错接合 焊盘排布。接合焊盘502、 504、 506、 508以及510可以定义为分别具有预设连 接区域512a、 512b、 512c、 512d以及512e。可以控制接合焊盘502的方向以配 置连接区域512a排布在对应信号导体518a或接地总线514a的位置。相似的， 可以控制接合焊盘504的位置以配置连接区域512b排布在对应信号导体518b 或接地总线514a的区域的位置，可以控制接合焊盘506的方向以配置连接区域 512c为与对应电源总线516或信号导体518c的位置，可以控制接合焊盘508的 方向以配置连接区域512c排布在对应信号导体518d或接地总线514b的位置， 可以控制接合焊盘510的方向，以配置连接区域512e排布在对应接地总线514b 或信号导体518e的位置。
请参阅图7,图7为根据本发明的实施例的半导体棵芯片的接合焊盘排布方 法的流程图。请注意，如果结果大致上相同，那么上述方法的步骤不限于如图7 所示的流程图。接合焊盘排布方法的步骤解释如下
封装类型。
(例如，棵芯片边缘)以及印刷电路板的边缘位置(例如，封装基板边缘)之 间的电源导体以及信号导体(例如，电源环路，接地环路以及BGA封装的接合 指，以及QFP封装的引线)的顺序，而半导体棵芯片安置在该印刷电路板上基 板上，即确定从棵芯片边缘到PCB基板边缘之间的PCB顺序。
步骤604:确定排布于半导体棵芯片的外围区域的接合焊盘的排的数量。 步骤606:对于每一排，接合焊盘排布方法可以参考PCB基板上的电源导 体以及信号导体的顺序，而定义为多个导电结构的一个或多个类型，而一个或 者多个导电结构包含电源总线，接地总线，以及信号导体，而且每一排内的每个接合焊盘均电性连接到多个导电结构上。较优地，定义在半导体棵芯片的外 围区域的每一个接合焊盘均允许具有多个连接选项，因此对于一个目的应用而 言，可以提供更优的接合焊盘设定的选择灵活性。
步骤608:控制置于半导体棵芯片的外围区域的每一个接合焊盘的方向，因 此选择性地配置预设连接区域电性连接到多个导电结构中的一个，而多个导电 结构可以经由半导体棵芯片的至少一个金属互连层形成导通路径，即控制每一 个接合焊盘的方向，以选择性地配置预设连接区域电性连接到至少一个金属互 连层中的多个导电结构中的一者。
步骤610:保存排布于半导体棵芯片的外围区域的接合焊盘的一个接合焊盘 设定。
术封装的半导体棵芯片上，其中，可用的封装技术可以是例如，BGA封装，QFP 封装。.也就是说，任何应用前述接合焊盘排布技术而封装半导体棵芯片的技术 的封装均遵循本发明的精神，因此均落入本发明的保护范围之内。在选定封装 类型(步骤600 )之后，从棵芯片边缘到PCB基板边缘的PCB基板顺序(即， 封装基板边缘)然后就确定了 (步骤602)。更具体地，形成在PCB基板上的电 源导体以及信号导体(例如，电源环路，接地环路以及BGA封装的接合指，或 者QFP封装的接地环路以及引线)的顺序在步骤602中确定，其中，在PCB的 基板上安置半导体棵芯片。以图1中所示的PCB基板102为例，从棵芯片边缘 到PCB基板边缘的PCB基板顺序为接地环路116，电源环路114,然后是接合 指112。
然后，对于BGA封装而言，根据电源环路、接地环路以及接合指，步骤604 确定有源I/O电路系统接合焊盘数量，其中，电源接合焊盘连接到上述电源环路 上，电源接合焊盘以及信号接合焊盘连接到上述接地环路上，信号接合焊盘连 接到上述接合指上；相似地，对于QFP封装而言，根据接地环路以及引线，步 骤604确定有源1/0单元的数量，其中，接地接合焊盘连接到上述接地环路上， 电源接合焊盘以及信号接合焊接盘连接到上述引线上。例如，满足封装要求的 多排(multi-tier)接合焊盘结构(例如，4排或3排接合焊盘结构)均可以用于BGA 或者QFP封装。对于每一排，接合悍盘排布方法可以参考在步骤602中确定的 PCB基板顺序，而定义为导电结构的一个或多个类型，而一个或者多个导电结 构包含电源总线，接地总线，以及信号导体，而且每一排内的每个接合焊盘均电性连接到一个或者多个导电结构上。例如，对于在棵芯片边缘旁边具有第一
排的4排接合焊盘结构而言，第二排，第三排以及第四排在第一排之后连续(即，
第一排是最外面的排，而第四排是最里面的排)，位于第一排的每个接合焊盘允 许选择性地耦接到用作信号接合焊盘的信号导体或者用作接地接合焊盘的接地
总线(例如，VSS接合焊盘或GND接合焊盘)，位于第二排的每个的接合焊盘 均允许选择性地耦接到用作电源接合焊盘(例如，VCC接合焊盘或VDD接合 焊盘)的电源总线或者用作接地接合焊盘(例如，VSS接合焊盘或GND接合焊 盘)的接地总线。位于第三排的每个接合焊盘均允许选择性地耦接到用作信号 接合焊盘(例如，VCC接合焊盘或VDD接合焊盘)的信号导体或者用作电源 接合焊盘(例如，VSS接合焊盘或GND接合焊盘)的电源总线。位于第四排的 每个接合焊盘均允许耦接到用作信号接合焊盘(例如，VCC接合焊盘或VDD 接合焊盘)的信号导体。
包含位于半导体棵芯片的外围区域的多个接合焊盘的接合焊盘结构可以根 据步骤604以及步骤606定义，此处，每个接合焊盘均可以定义为具有预设连 接区域，而预设连接区域可以选择性地连接到多个允许的导电结构中的一个上。 在接下来的步骤608中，置于半导体棵芯片的外围区域的每一个接合焊盘均可 以控制而选择性地配置预设连接区域，电性连接到多个导电结构中的一者。最 后，保存排布于半导体棵芯片的外围区域的多个接合焊盘的一个接合焊盘设定 (步骤610)。
请参阅图8,图8为根据本发明的实施例的一个3排接合焊盘的布局的示意 图。3排接合焊盘结构包含多个位于不同排的TIERJ)l, TIERJ)2以及TIER—03 的接合焊盘。在此实施例中，当接合焊盘没有翻转或者当接合焊盘翻转而耦接 到接地总线时，位于第一排TIER—01的接合焊盘611、 612、 613以及614的每 一个均允许耦接到信号导体；当接合焊盘没有翻转或者者当接合焊盘翻转耦接 到电源总线时，位于第二排TIER—02的接合焊盘621 、 622 、 623以及624的每 一个均允许耦接到信号导体；位于第三排TIER—03的接合焊盘631、 632以及 633的每一个均只允许耦接到信号导体。尽管如此，应当注意到，在替代的设定 中，位于第三排TIER—03的每个接合焊盘均可以设计为选择性地耦接到多个导 电结构中的一个。此处也遵循本发明的精神，所以也落在本发明的保护范围之 内。
如图8所示的接合焊盘具有前述的连接区域，上述连接区域在图8中共享，如VCCIO类型、VCCK类型、GNDIO类型、GNDK 类型以及SIGNAL类型。因为GNDK类型的接合焊盘611没有翻转，接合焊盘 611的连接区域可以放置在较低位置，因此接合焊盘611可以配置为电性连接到 信号导体。对于具有同样的GNDK类型的接合焊盘613以及接合焊盘614，可 以翻转而放置在相应的较上的连接位置，而且接合焊盘613以及接合焊盘614 可以配置为电器连接到具有第二电压电势GND2的接地总线。对于具有GNDIO 类型的接合焊盘612，可以翻转而放置在较高位置的连接区域，因此可以配置为 电性连接到具有第一电压电势GND1的接地总线。虽然当接合焊盘翻转时，位 于第一排TIERJ)l的每个接合焊盘定义为耦接到接地总线，接合焊盘613，由 于不同的1/0类型614以及612可以连接到不同的电压电势。相似的，虽然当接 合焊盘翻转时，位于第二排TIER—02的每个接合焊盘定义为耦接到电源总线， 由于不同的I/O类型接合焊盘622以及接合焊盘624分别可以连接到不同的电压 电势PWR1以及PWR2。
总之，根据本发明的实施例的半导体棵芯片的接合焊盘排布方法定义一 个接合焊盘结构，包含位于半导体棵芯片的外围区域的多个接合焊盘，其中， 每个接合焊盘均定义为具有一个预设的连接区域，控制每个接合焊盘的方向从 而选择性地配置预设连接区域，因此可以电性连接到多个导电结构中的 一个， 而多个导电结构包含在金属互连层内，其中，多个导电结构通常可以为分第一 电源网络(即，电源总线)，第二电源网络(即，接地总线)以及信号网络(即， 信号导体)。以此方式，就可以提供一种灵活而且方便的接合焊盘设定方法。
使用上述接合焊盘排布方法的配置的半导体棵芯片(例如，如图1以及图2 中所示的半导体棵芯片100)的一种实现，因此可以包含基板，至少一个金属互 连层，以及一个排布在半导体棵芯片的外围区域的接合焊盘结构，其中，上述 至少一个金属互连层在基板上排布，而且上述至少一个金属互连层包含多个导 电结构，而多个导电结构可以分属于第一电源网络、第二电源网络以及信号网 络。上述接合焊盘结构的每一排均具有多个接合焊盘，其中该多个接合焊盘包 含至少一个第一接合焊盘，该第一接合焊盘电性连接到第二导电结构。第一导 电结构以及第二导电结构属于第一电源网络，第二电源网络以及信号网络中的 不同者。
另外，在一种情况下，每个接合焊盘的方向确定先于导电轨迹的实际布局 设计，而上述导电轨迹可以经由上面的金属互连层(例如，如图4所示的中间的金属互连层304)形成导通路径，在此情况下，设计者因此可以适当的改变电
源总线，接地总线，以及信号导体的导通路径，以使电源总线、接地总线以及信号导体通过形成在钝化层之上的开孔(通孔)而连续连接到相应接合焊盘。
一般地，根据本发明的实施例的具有多个连接选项的每个接合焊盘可以是
方形(square)接合焊盘。因此，接合焊盘的连接可以通过配置为旋转或者翻转方形接合焊盘而改变接合焊盘上的预设连接区域的位置。例如， 一种情况下，方形接合焊盘可以具有两个连接选项，可以翻转方形接合焊盘以使预设连接区域放置在对应期望的导电结构的位置。尽管如此，在另一种情况下，方形接合焊盘可以具有多于两个的连接选项，可以顺时4十方向i走转或者逆时针方向旋转方形接合焊盘，以使预设连接区域放置在一个对应 一个期望的导电结构的位置。举例来说，方形接合焊盘具有4个连接选项，而每个90度的旋转均可以使预设的连接选项放置在对应4个导电结构中的一个的不同的位置。请注意，虽然本发明藉由上述实施例加以描述，图示中的接合焊盘尺寸相似；尽管如此，这并不意味着本发明以此为限。在其它实施例中，接合焊盘可以具有不同的大小。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。
权利要求
1.一种半导体裸芯片的接合焊盘排布方法，其特征在于包含确定排布于半导体裸芯片的外围区域的接合焊盘结构，其中，该接合焊盘结构包含多个接合焊盘，以及该多个接合焊盘的每一者具有预设连接区域；控制该多个接合焊盘的每一者的方向，以选择性地配置该预设连接区域电性连接到多个导电结构中的一者，其中，该多个导电结构包含在该半导体裸芯片的至少一金属互连层中；以及保存排布于该半导体裸芯片的该外围区域的该多个接合焊盘的设定。
2. 如权利要求1所述的半导体棵芯片的接合焊盘排布方法，其特征在于， 进一步包含确定该半导体棵芯片的边缘位置以及印刷电路板的边缘位置之间的多个电 源导体以及多个信号导体的顺序，其中，该半导体棵芯片将安置于该印刷电路板上；其中，该多个电源导体以及该多个信号导体形成于该印刷电路板上；以及 根据该多个电源导体以及该多个信号导体的该顺序定义该接合焊盘结构。
3. 如权利要求1所述的半导体棵芯片的接合焊盘排布方法，其特征在于， 确定在该半导体棵芯片的该外围区域的该接合焊盘结构的步骤包含确定将放置于该半导体棵芯片的该外围区域的多个接合焊盘的排的数量；以及对于每一排，定义多个半导电结构的一个或者多个类型，位于该排的该接 合焊盘的每一者均电性连接于该多个导电结构。
4. 如权利要求1所述的半导体棵芯片的接合焊盘排布方法，其特征在于， 控制该多个接合焊盘的每一者的该方向的步骤包含旋转该接合焊盘，以在特定位置放置该预设连接区域，从而配置该预设连 接区域电性连接到对应该特定位置的特定导电结构。
5. —种半导体棵芯片，其特征在于包含 基板；至少一个金属互连层，位于该基板之上，该至少一个金属互连层包括多个 导电结构，其中该多个导电结构分属于第一电源网络、第二电源网络以及信号网纟备；以及接合焊盘结构，排布于该半导体棵芯片的外围区域，该接合焊盘结构的每一排包含多个接合焊盘，包含第一接合焊盘以及第二接合焊盘，该第一接合焊盘电 性连接于第一导电结构，该第二接合焊盘电性连接于第二导电结构，其中，该 第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及 该信号网络中不同者。
6. 如权利要求5所述的半导体棵芯片，其特征在于，该接合焊盘结构为多 排接合焊盘结构。
7. 如权利要求5所述的半导体棵芯片，其特征在于，该多个接合焊盘排布 为同轴接合焊盘排布或者为交错接合焊盘排布。
8. 如权利要求5所述的半导体棵芯片，其特征在于，该半导体棵芯片为使 用BGA封装或者QFP封装。
9. 如权利要求5所述的半导体棵芯片，其特征在于，该第一电源网络或者 该第二电源网络为接地网络。
10. 如权利要求5所述的半导体棵芯片，其特征在于，该第一电源网络或者 该第二电源网络分割为多个部分，该多个部分中每一者均可为该半导体棵芯片 提供不同的电压电势。
全文摘要
一种半导体裸芯片的接合焊盘排布方法以及半导体裸芯片。其中半导体裸芯片，包含基板；至少一个金属互连层，位于该基板之上，该至少一个金属互连层包含多个导电结构；以及接合焊盘结构，排布于该半导体裸芯片的外围区域，该接合焊盘结构之每一排包含多个接合焊盘，包含第一接合焊盘，该第一接合焊盘电性连接于第一导电结构，以及第二接合焊盘，该第二接合焊盘电性连接于第二导电结构，其中，该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导体裸芯片体积以及同时增加半导体裸芯片的电路系统的量，既灵活又方便。
文档编号H01L23/48GK101599439SQ20091013098
公开日2009年12月9日 申请日期2009年4月21日 优先权日2008年6月2日
发明者饶哲源 申请人:联发科技股份有限公司