专利名称：封装结构以及封装制程的制作方法
封装结构以及封装制程技术领域
本发明是有关于一种封装结构以及封装制程，且特别是有关于一种采用相邻 (side by side)晶片配置的封装结构以及封装制程。
背景技术：
系统级封装技术(SIP)是关于将晶圆级两种以上具有独立功能的晶片整合为单 一封装的技术，其优势不仅包括尺寸较小，还包括每个功能晶片都可以单独开发，因此系统 级封装技术具有比系统级晶片(SoC)更快的开发速度和更低的开发成本。
堆叠式封装(Package on Package, POP)制程为系统级封装技术中常见的组装方 法，系将不同功能晶片的封装单元相互堆叠，例如将存储器晶片封装单元堆叠于逻辑晶片 封装单元上。然而，不同规格的各种存储器晶片封装单元通常具有不同的接脚布局。在不 进行额外之线路布局的调整下，下层晶片封装单元(如逻辑晶片封装单元)的接脚布局仅 能用于承载特定的存储器晶片封装单元。如此，相对限制了系统级封装技术的相容性与扩 充性。发明内容
本发明提供一种封装结构，可有效整合具有不同接脚布局的多个晶片模组，以提 高后续堆叠式封装制程的相容性与扩充性。
本发明还提供前述封装结构的制程，用以整合具有不同接脚布局的多个晶片模 组，以提供良好的相容性与扩充性。
为具体描述本发明内容，在此提出一种封装结构，包括一线路基板、一第一晶片模 组、一第二晶片模组以及一封装胶体。线路基板具有一承载表面，而第一晶片模组与第二晶 片模组相邻地配置于承载表面上。第一晶片模组具有多个第一对外接点，且每两相邻的第 一对外接点之间具有一第一间距。第二晶片模组具有多个第二对外接点，且每两相邻的第 二对外接点之间具有一第二间距，其中第一间距大于第二间距。此外，封装胶体配置于承载 表面上，并且覆盖第一晶片模组以及第二晶片模组，且封装胶体具有多个第一开孔以及多 个第二开孔。第一开孔分别暴露出第一对外接点，而第二开孔分别暴露出第二对外接点。
在一实施例中，第一晶片模组包括一第一晶片以及多个第一焊球。第一晶片配置 于承载表面上，而线路基板具有多个第一焊垫配置于第一晶片外围的承载表面上，且第一 晶片电性连接到第一焊垫。第一焊球分别配置于第一焊垫上，以作为第一对外接点。
在一实施例中，第一晶片模组包括一第一晶片以及多个第一焊球。第一晶片配置 于承载表面上，且第一晶片的一顶面具有多个第一焊垫。第一焊球分别配置于第一焊垫上， 以作为第一对外接点。
在一实施例中，第二晶片模组包括一第二晶片以及多个第二焊球。第二晶片配置 于承载表面上，而线路基板具有多个第二焊垫配置于第二晶片外围的承载表面上，且第二 晶片电性连接到第二焊垫。第二焊球分别配置于第二焊垫上，以作为第二对外接点。
在一实施例中，第二晶片模组包括一第二晶片以及多个第二焊球。第二晶片配置 于承载表面上，且第二晶片的一顶面具有多个第二焊垫。第二焊球分别配置于第二焊垫上， 以作为第二对外接点。
在一实施例中，所述封装结构还包括一第一外部元件，配置于第一晶片上方并且 接合至第一对外接点。
在一实施例中，所述封装结构还包括一第二外部元件，配置于第二晶片上方并且 接合至第二对外接点。
在一实施例中，所述封装结构还包括多个第三焊球，配置于线路基板相对于承载 表面的一底面上。
本发明还提出一种封装制程。首先，提供一线路基板，此线路基板具有一承载表 面。接着，相邻地配置一第一晶片模组以及一第二晶片模组于承载表面上。第一晶片模组 具有多个第一对外接点，且每两相邻的第一对外接点之间具有一第一间距。第二晶片模组 具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距，其中第一间距 不等于第二间距。然后，形成一封装胶体于承载表面上，以覆盖第一晶片模组以及第二晶片 模组。之后，形成多个第一开孔以及多个第二开孔于封装胶体内，第一开孔分别暴露出第一 对外接点，而第二开孔分别暴露出第二对外接点。
在一实施例中，线路基板具有位于承载表面上的多个第一焊垫以及多个第二焊 垫，而相邻地配置第一晶片模组以及第二晶片模组的方法包括分别在第一焊垫上形成多 个第一焊球，以作为第一对外接点，并且分别在第二焊垫上形成多个第二焊球，以作为第二 对外接点；以及，相邻地配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片 以及第二晶片至线路基板。第一焊垫位于第一晶片外围的承载表面上并且电性连接至第一 晶片，而第二焊垫位于第二晶片外围的承载表面上并且电性连接至第二晶片。
在一实施例中，线路基板具有位于承载表面上的多个第一焊垫，而相邻地配置第 一晶片模组以及第二晶片模组的方法包括分别在第一焊垫上形成多个第一焊球，以作为 第一对外接点；相邻地配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片 以及第二晶片至线路基板，其中第一焊垫位于第一晶片外围的承载表面上并且电性连接至 第一晶片，而第二晶片的一顶面具有多个第二焊垫；以及，分别在第二焊垫上形成多个第二 焊球，以作为第二对外接点。
在一实施例中，相邻地配置第一晶片模组以及第二晶片模组的方法包括相邻地 配置一第一晶片以及一第二晶片于承载表面上，并且接合第一晶片以及第二晶片至线路基 板，其中第一晶片的一顶面具有多个第一焊垫，而第二晶片的一顶面具有多个第二焊垫；分 别在第一焊垫上形成多个第一焊球，以作为第一对外接点；以及，分别在第二焊垫上形成多 个第二焊球，以作为第二对外接点。
在一实施例中，所述封装制程更包括形成多个第三焊球于线路基板相对于承载表 面的一底面上。
在一实施例中，形成第一开孔以及第二开孔于封装胶体内的方法包括雷射烧孔 (laser ablation)0
在一实施例中，所述封装制程还包括配置一第一外部元件于第一晶片模组上方， 并且接合第一外部元件至第一对外接点。
在一实施例中，所述封装制程还包括配置一第二外部元件于第二晶片模组上方， 并且接合第二外部元件至第二对外接点。
基于上述，本发明封装结构以及封装制程整合了具有不同接脚布局(即接点间距 不同)的多个晶片模组，因此可同时相容于多种不同规格的外部元件，而具有良好的相容 性与扩充性。
为让本发明上述特征和优点能更明显易懂，下文特举实施例，并配合所附图作详 细说明如下。
图1为本发明一实施例的一种封装结构；图2为图1封装结构进行堆叠式封装制程之后所获得的堆叠封装结构 图3为图1与图2封装结构的制作流程； 图4为本发明另一实施例的一种封装结构；图5为图4封装结构进行堆叠式封装制程之后所获得的堆叠封装结构 图6为图4与图5封装结构的制作流程； 图7为本发明又一实施例的一种封装结构；图8为图7封装结构进行堆叠式封装制程之后所获得的堆叠封装结构图9为图7与图8封装结构的制作流I 附图标记说明、王C100,400 112,412 116,436 119,419 122,422 132,432 140,440 144,444 160,460 172,472 182,482,700 封装结构 .712-承载表面 .736-第二焊垫 ,719-第三焊垫 .722-第一晶片 .732-第二晶片 .740-封装胶体 ,744-第二开孔 ,760-第三焊球 ,772-焊垫； ,782-焊垫；Pl-第一间距； 152、154、452、454、752、754_ 导线,110、410、710-线路基板； 114、414、7洸_第一焊垫； 118、418、718-底面； 120、420、720_第一晶片模组 IM、似4、7M-第一焊球 1；34、4；34、7；34-第二焊球 142、442、742_ 第一开孔 130,430,730-第二晶片模组 170,470,770-第一外部元件 180,480,780-第二外部元件 432a>722a>732a-Tg ； P2-第二间距；具体实施方式
本发明在一线路基板的承载表面上以相邻方式设置具有不同之接脚布局的一第 一晶片模组以及一第二晶片模组。更详细而言，第一晶片模组的多个第一对外接点之间例 如具有一第一间距，而第二晶片模组的多个第二对外接点之间例如具有一第二间距，且第 一间距大于第二间距。此外，覆盖于承载表面上的封装胶体会暴露出第一对外接点以及第 二对外接点，以供第一晶片模组与第二晶片模组与外部元件接合。
此封装结构以及封装制程可应用于系统级封装技术(SIP)或是其他适用的技术 领域。第一晶片模组以及第二晶片模组例如是逻辑晶片模组，用以与上层的存储器晶片模 组接合。此外，随着上层元件的规格不同，第一晶片模组以及第二晶片模组的接脚可以选择 采用扇入(fan-in)或是扇出(fan-out)的设计。以下将举多个实施例来说明所述多种设 计的变化。
图1为本发明一实施例的一种封装结构。如图1所示，封装结构100包括一线路 基板110、一第一晶片模组120、一第二晶片模组130以及一封装胶体140。本实施例的第一 晶片模组120以及第二晶片模组130都是采用扇出的接脚设计。线路基板110具有一承载 表面112以及位于承载表面112上的多个第一焊垫114以及多个第二焊垫116。每两相邻 的第一焊垫114之间具有一第一间距P1，而每两相邻的第二焊垫116之间具有一第二间距 P2，且第一间距Pl大于第二间距P2。
更详细而言，第一晶片模组120包括一第一晶片122以及多个第一焊球124，其中 第一晶片122配置于承载表面112上，且第一焊垫114位于第一晶片122外围。第一焊球 IM配置于第一焊垫114上。在本实施例中，第一晶片122是采用打线接合方式通过多条导 线152电性连接到线路基板110，再通过线路基板110的内部线路(未绘示)电性连接到 第一焊垫114。当然，第一晶片122也可以采用覆晶接合或是其他可能的方式电性连接到 线路基板110。此外，第一焊球IM分别配置于第一焊垫114上，以作为前述的第一对外接 点，且其同样具有第一间距P1。
此外，第二晶片模组130包括一第二晶片132以及多个第二焊球134，其中第二晶 片132配置于承载表面112上，且第二焊垫116位于第二晶片132外围。第二焊球1；34配 置于第二焊垫116上。在本实施例中，第二晶片132是采用打线接合方式通过多条导线154 电性连接到线路基板110，再通过线路基板110的内部线路(未绘示)电性连接到第二焊 垫116。当然，第二晶片132也可以采用覆晶接合或是其他可能的方式电性连接到线路基板 110。此外，第二焊球134分别配置于第二焊垫116上，以作为前述的第二对外接点，且其同 样具有第二间距P2。
封装胶体140配置于承载表面112并且覆盖第一晶片122以及第二晶片132。此 外，封装胶体140具有多个第一开孔142以及多个第二开孔144，用以分别暴露出第一焊球 124以及第二焊球134。
请再参考图1，线路基板110还可具有相对于承载表面112的一底面118以及配置 于底面118上的多个第三焊垫119。每一第三焊垫119上可配置有一第三焊球160，以供封 装结构100连接至外部电路，例如印刷电路板等。
图2为图1封装结构100进行堆叠式封装(Package on Package, POP)制程之后 所获得的堆叠封装结构。如图2所示，一第一外部元件170以及一第二外部元件180分别 配置于第一晶片122以及第二晶片132上方。在此，第一外部元件170以及第二外部元件 180例如分别是晶片堆叠(chip stacked)型态的封装单元。第一外部元件170具有对应于 第一间距Pl的多个焊垫172，并且通过焊垫172以及焊垫172上可能另外形成的焊球来与 第一焊球124接合。第二外部元件180具有对应于第二间距P2的多个焊垫182，并且通过 焊垫182以及焊垫182上可能另外形成的焊球来与第二焊球134接合。因此，本实施例可 以在封装结构100上同时堆叠相邻且具有不同接脚布局的第一外部元件170以及第二外部元件180，而可提供良好的相容性与扩充性。
图3为图1与图2封装结构的制作流程，请同时参照图1-3。首先，如步骤310所 示，提供线路基板110，其中线路基板110具有承载表面112以及位于承载表面112上的第 一焊垫114以及第二焊垫116。
接着，如步骤320所示，分别在第一焊垫114上形成第一焊球124，以作为第一对外 接点，以及分别在第二焊垫116上形成第二焊球134，以作为第二对外接点。
然后，如步骤330所示，相邻地配置第一晶片122以及第二晶片132于承载表面 112上，并且采用打线接合或是其他可能的接合技术来接合第一晶片122以及第二晶片132 至线路基板110。第一焊垫114位于第一晶片122外围并且电性连接至第一晶片122，而第 二焊垫116位于第二晶片132外围并且电性连接至第二晶片132。
本实施例虽然先进行步骤320再进行步骤330，但实际上，步骤320以及步骤330 的顺序是可以互换的。
接着，如步骤340所示，形成封装胶体140于承载表面112上，以覆盖第一晶片122 以及第二晶片132。之后，如步骤350所示，形成第一开孔142以及多个第二开孔144于封 装胶体140内。第一开孔142分别暴露出第一焊球124，而第二开孔144分别暴露出第二焊 球134。本实施例用以形成第一开孔142以及第二开孔144的方法例如是雷射烧孔或是其 他如化学蚀刻或是电浆蚀刻等可能的方法。
另外，本实施例还可如步骤360所示，配置第一外部元件170于第一晶片122上 方，并且接合第一外部元件170至第一焊球124。此外，配置第二外部元件180于第二晶片 132上方，并且接合第二外部元件180至第二焊球134，以得到如图2所示的堆叠封装结构。
值得一提的是，本实施例所述的封装制程可以采用经由裁切阵列基板所得到的基 板单元来制作。或者，采用尚未裁切的阵列基板来制作，并且等到完成前述步骤350或是步 骤360之后，再进行切割制程，以得到如图1或是图2所绘示的封装结构。此外，在前述步骤 350或是步骤360之后，还可以在线路基板110底部的第三焊垫119上形成第三焊球160， 并且对第三焊球160进行回焊等步骤。所述步骤应为本领域技术人员所理解，此处不再逐 一赘述。
图4为本发明另一实施例的一种封装结构。如图4所示，封装结构400包括一线 路基板410、一第一晶片模组420、一第二晶片模组430以及一封装胶体440。本实施例的第 一晶片模组420采用扇出的接脚设计，而第二晶片模组430采用扇入的接脚设计。换言之， 线路基板410具有一承载表面412以及位于承载表面412上的多个第一焊垫414。每两相 邻的第一焊垫414之间具有一第一间距P1。
第一晶片模组420包括一第一晶片422以及多个第一焊球424，其中第一晶片422 配置于承载表面412上，且第一焊垫414位于第一晶片422外围。第一焊球似4配置于第一 焊垫414上。在本实施例中，第一晶片422是采用打线接合方式通过多条导线452电性连 接到线路基板410，再通过线路基板410的内部线路(未绘示)电性连接到第一焊垫414。 当然，第一晶片422也可以采用覆晶接合或是其他可能的方式电性连接到线路基板410。此 外，第一焊球似4分别配置于第一焊垫414上，其同样具有第一间距Pl。
此外，第二晶片模组430包括一第二晶片432以及多个第二焊球434，其中第二晶 片432配置于承载表面412上，且第二晶片432的一顶面43 具有多个第二焊垫436。每两相邻的第二焊垫436之间具有一第二间距P2，且第一间距Pl大于第二间距P2。在本实 施例中，第二晶片432是采用打线接合方式通过多条导线454电性连接到线路基板410。当 然，第二晶片432也可以采用覆晶接合或是其他可能的方式电性连接到线路基板410。此 外，第二焊球434分别配置于第二焊垫436上，其同样具有第二间距P2。
封装胶体440配置于承载表面412并且覆盖第一晶片422以及第二晶片432。此 外，封装胶体440具有多个第一开孔442以及多个第二开孔444，用以分别暴露出第一焊球 424以及第二焊球434。
请再参考图4，线路基板410还可具有相对于承载表面412的一底面418以及配置 于底面418上的多个第三焊垫419。每一第三焊垫419上可配置有一第三焊球460，以供封 装结构400连接至外部电路，例如印刷电路板等。
图5为图4封装结构400进行堆叠式封装(Package on Package, POP)制程之后 所获得的堆叠封装结构。如图5所示，一第一外部元件470以及一第二外部元件480分别 配置于第一晶片422以及第二晶片432上方。在此，第一外部元件470以及第二外部元件 480例如分别是晶片堆叠(chip stacked)型态的封装单元。第一外部元件470具有对应于 第一间距Pl的多个焊垫472，并且通过焊垫472以及焊垫472上可能另外形成的焊球来与 第一焊球424接合。第二外部元件480具有对应于第二间距P2的多个焊垫482，并且通过 焊垫482以及焊垫482上可能另外形成的焊球来与第二焊球434接合。因此，本实施例可 以在封装结构400上同时堆叠相邻且具有不同接脚布局的第一外部元件470以及第二外部 元件480，而可提供良好的相容性与扩充性。
图6为图4与图5封装结构的制作流程，请同时参照图4-6。首先，如步骤610所 示，提供线路基板410，其中线路基板410具有承载表面412以及位于承载表面412上的第 一焊垫414。
接着，如步骤620所示，在第一焊垫414上形成第一焊球424。然后，如步骤630所 示，相邻地配置第一晶片422以及第二晶片432于承载表面412上，并且采用打线接合或是 其他可能的接合技术来接合第一晶片422以及第二晶片432至线路基板410。第一焊垫414 位于第一晶片422外围并且电性连接至第一晶片422，而第二晶片432的顶面43 具有多 个第二焊垫436。
本实施例虽然先进行步骤620再进行步骤630，但实际上，步骤620以及步骤630 的顺序是可以互换的。
接着，如步骤640所示，分别在第二焊垫436上形成多个第二焊球434。并且，如步 骤650所示，形成封装胶体440于承载表面412上，以覆盖第一晶片422以及第二晶片432。
之后，如步骤660所示，形成第一开孔442以及多个第二开孔444于封装胶体440 内。第一开孔442分别暴露出第一焊球424，而第二开孔444分别暴露出第二焊球434。本 实施例用以形成第一开孔442以及第二开孔444的方法例如是雷射烧孔或是其他如化学蚀 刻或是电浆蚀刻等可能的方法。
另外，本实施例还可如步骤670所示，配置第一外部元件470于第一晶片422上 方，并且接合第一外部元件470至第一焊球424。此外，配置第二外部元件480于第二晶片 432上方，并且接合第二外部元件480至第二焊球434，以得到如图5所示的堆叠封装结构。
值得一提的是，本实施例所述的封装制程可以采用经由裁切阵列基板所得到的基板单元来制作。或者，采用尚未裁切的阵列基板来制作，并且等到完成前述步骤660或是步 骤670之后，再进行切割制程，以得到如图4或是图5所绘示的封装结构。此外，在前述步骤 660或是步骤670之后，还可以在线路基板410底部的第三焊垫419上形成第三焊球460， 并且对第三焊球460进行回焊等步骤。所述步骤应为本领域技术人员所理解，此处不再逐一赘述。
基于前述实施例的内容，本发明的另一实施例也可以改为将第一晶片模组采用扇 入的接脚设计，而第二晶片模组改为采用扇出的接脚设计。或者，从另一个角度来看，此另 一个实施例的封装结构与封装制程会类似于图4-6所绘示者，惟较显著的差异在于第一间 距Pl会小于第二间距P2。
图7为本发明又一实施例的一种封装结构。如图7所示，封装结构700包括一线 路基板710、一第一晶片模组720、一第二晶片模组730以及一封装胶体740。本实施例的第 一晶片模组720以及第二晶片模组730皆采用扇入的接脚设计。
第一晶片模组720包括一第一晶片722以及多个第一焊球724，其中第一晶片722 配置于承载表面712上，且第一晶片722的一顶面72 具有多个第一焊垫726。每两相邻 的第一焊垫7 之间具有一第一间距P1。在本实施例中，第一晶片722是采用打线接合方 式通过多条导线752电性连接到线路基板710。当然，第一晶片722也可以采用覆晶接合或 是其他可能的方式电性连接到线路基板710。此外，第一焊球7M分别配置于第一焊垫7 上，其同样具有第一间距P1。
此外，第二晶片模组730包括一第二晶片732以及多个第二焊球734，其中第二晶 片732配置于承载表面712上，且第二晶片732的一顶面73 具有多个第二焊垫736。每 两相邻的第二焊垫736之间具有一第二间距P2，且第一间距Pl大于第二间距P2。在本实 施例中，第二晶片732是采用打线接合方式通过多条导线754电性连接到线路基板710。当 然，第二晶片732也可以采用覆晶接合或是其他可能的方式电性连接到线路基板710。此 外，第二焊球734分别配置于第二焊垫736上，其同样具有第二间距P2。
封装胶体740配置于承载表面712并且覆盖第一晶片722以及第二晶片732。此 外，封装胶体740具有多个第一开孔742以及多个第二开孔744，用以分别暴露出第一焊球 724以及第二焊球734。
请再参考图7，线路基板710还可具有相对于承载表面712的一底面718以及配置 于底面718上的多个第三焊垫719。每一第三焊垫719上可配置有一第三焊球760，以供封 装结构700连接至外部电路，例如印刷电路板等。
图8为图7封装结构700进行堆叠式封装制程之后所获得的堆叠封装结构。如图 8所示，一第一外部元件770以及一第二外部元件780分别配置于第一晶片722以及第二晶 片732上方。在此，第一外部元件770以及第二外部元件780例如分别是晶片堆叠型态的 封装单元。第一外部元件770具有对应于第一间距Pl的接脚布局，并且通过多个焊垫772 而与第一焊球7M接合。第二外部元件780具有对应于第二间距P2的接脚布局，并且通过 多个焊垫782而与第二焊球734接合。因此，本实施例可以在封装结构700上同时堆叠相 邻且具有不同接脚布局的第一外部元件770以及第二外部元件780，而可提供良好的相容 性与扩充性。
图9为图7与图8封装结构的制作流程，请同时参照图7-9。首先，如步骤910所板710，其中线路基板710具有承载表面712。
接着，如步骤920所示，相邻地配置第一晶片722以及第二晶片732于承载表面 712上，并且采用打线接合或是其他可能的接合技术来接合第一晶片722以及第二晶片732 至线路基板710。第一晶片722的顶面72 具有多个第一焊垫726，而第二晶片732的顶 面73 具有多个第二焊垫736。
然后，如步骤930所示，分别在第一焊垫7 上形成多个第一焊球724，分别在第二 焊垫736上形成多个第二焊球734。并且，如步骤940所示，形成封装胶体740于承载表面 712上，以覆盖第一晶片722以及第二晶片732。
之后，如步骤950所示，形成第一开孔742以及多个第二开孔744于封装胶体740 内。第一开孔742分别暴露出第一焊球724，而第二开孔744分别暴露出第二焊球734。本 实施例用以形成第一开孔742以及第二开孔744的方法例如是雷射烧孔或是其他如化学蚀 刻或是电浆蚀刻等可能的方法。
另外，本实施例还可如步骤960所示，配置第一外部元件770于第一晶片722上 方，并且接合第一外部元件770至第一焊球724。此外，配置第二外部元件780于第二晶片 732上方，并且接合第二外部元件780至第二焊球734，以得到如图8所示的堆叠封装结构。
值得一提的是，本实施例所述的封装制程可以采用经由裁切阵列基板所得到的基 板单元来制作。或者，采用尚未裁切的阵列基板来制作，并且等到完成前述步骤950或是步 骤960之后，再进行切割制程，以得到如图7或是图8所绘示的封装结构。此外，在前述步骤 950或是步骤960之后，还可以在线路基板710底部的第三焊垫719上形成第三焊球760， 并且对第三焊球760进行回焊等步骤。所述步骤应为本领域技术人员所理解，此处不再逐 一赘述。
虽然前述多个实施例是以整合了两种不同接脚布局的晶片模组为例进行说明，但 本发明并不限定封装结构中可整合的晶片模组种类的数量，其可能随着实际的设计需求而 有所不同。
综上所述，本发明封装结构以及封装制程整合了具有不同接脚布局(即接点间距 不同)的多个晶片模组，且所述晶片模组相邻配置，以作为堆叠式封装制程中的下层封装 单元。换言之，本发明封装结构以及封装制程同时实现了相邻晶片配置以及堆叠式封装技 术，并且兼具该两者的优点。如此一来，下层封装单元可同时相容于多种不同规格的外部元 件，例如不同规格的存储器封装单元。因此，本发明提出的封装结构以及封装制程具有良好 的相容性与扩充性。
最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进行限制， 尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依 然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修 改后的技术方案脱离本发明技术方案的精神和范围。
权利要求
1.一种封装结构，包括一线路基板，具有一承载表面；一第一晶片模组，配置于该承载表面上，该第一晶片模组具有多个第一对外接点，且每 两相邻的第一对外接点之间具有一第一间距；一第二晶片模组，该第一晶片模组与该第二晶片模组相邻地配置于该承载表面上，该 第二晶片模组具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距， 其中该第一间距大于该第二间距；以及，一封装胶体，配置于该承载表面上，该封装胶体覆盖该第一晶片模组以及该第二晶片 模组，且该封装胶体具有多个第一开孔以及多个第二开孔，所述第一开孔分别暴露出所述 第一对外接点，而所述第二开孔分别暴露出所述第二对外接点。
2.根据权利要求1所述的封装结构，其中该第一晶片模组包括一第一晶片，配置于该承载表面上，该线路基板具有多个第一焊垫配置于该第一晶片 外围的该承载表面上，且该第一晶片电性连接到所述第一焊垫；以及多个第一焊球，分别配置于所述第一焊垫上，以作为所述第一对外接点。
3.根据权利要求2所述的封装结构，还包括一第一外部元件，配置于该第一晶片上方 并且接合至所述第一对外接点。
4.根据权利要求2所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，该线路基板具有多个第二焊垫配置于该第二晶片 外围的该承载表面上，且该第二晶片电性连接到所述第二焊垫；以及，多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。
5.根据权利要求2所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，且该第二晶片的一顶面具有多个第二焊垫；以及， 多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。
6.根据权利要求1所述的封装结构，其中该第一晶片模组包括一第一晶片，配置于该承载表面上，且该第一晶片的一顶面具有多个第一焊垫；以及， 多个第一焊球，分别配置于所述第一焊垫上，以作为所述第一对外接点。
7.根据权利要求6所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，该线路基板具有多个第二焊垫配置于该第二晶片 外围的该承载表面上，且该第二晶片电性连接到所述第二焊垫；以及，多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。
8.根据权利要求6所述的封装结构，其中该第二晶片模组包括一第二晶片，配置于该承载表面上，且该第二晶片的一顶面具有多个第二焊垫；以及， 多个第二焊球，分别配置于所述第二焊垫上，以作为所述第二对外接点。
9.一种封装制程，包括提供一线路基板，该线路基板具有一承载表面；相邻地配置一第一晶片模组以及一第二晶片模组于该承载表面上，该第一晶片模组具 有多个第一对外接点，且每两相邻的第一对外接点之间具有一第一间距，而该第二晶片模 组具有多个第二对外接点，且每两相邻的第二对外接点之间具有一第二间距，其中该第一 间距不等于该第二间距；形成一封装胶体于该承载表面上，以覆盖该第一晶片模组以及该第二晶片模组；以及， 形成多个第一开孔以及多个第二开孔于该封装胶体内，所述第一开孔分别暴露出所述 第一对外接点，而所述第二开孔分别暴露出所述第二对外接点。
10.根据权利要求9所述的封装制程，其中该线路基板具有位于该承载表面上的多个 第一焊垫以及多个第二焊垫，而相邻地配置该第一晶片模组以及该第二晶片模组的方法包 括分别在所述第一焊垫上形成多个第一焊球，以作为所述第一对外接点，以及分别在所 述第二焊垫上形成多个第二焊球，以作为所述第二对外接点；以及，相邻地配置一第一晶片以及一第二晶片于该承载表面上，并且接合该第一晶片以及该 第二晶片至该线路基板，所述第一焊垫位于该第一晶片外围的该承载表面上并且电性连接 至该第一晶片，而所述第二焊垫位于该第二晶片外围的该承载表面上并且电性连接至该第一曰tl·一日日/T O
11.根据权利要求9所述的封装制程，其中该线路基板具有位于该承载表面上的多个 第一焊垫，而相邻地配置该第一晶片模组以及该第二晶片模组的方法包括分别在所述第一焊垫上形成多个第一焊球，以作为所述第一对外接点； 相邻地配置一第一晶片以及一第二晶片于该承载表面上，并且接合该第一晶片以及该 第二晶片至该线路基板，所述第一焊垫位于该第一晶片外围的该承载表面上并且电性连接 至该第一晶片，而该第二晶片的一顶面具有多个第二焊垫；以及，分别在所述第二焊垫上形成多个第二焊球，以作为所述第二对外接点。
12.根据权利要求9所述的封装制程，其中相邻地配置该第一晶片模组以及该第二晶 片模组的方法包括相邻地配置一第一晶片以及一第二晶片于该承载表面上，并且接合该第一晶片以及该 第二晶片至该线路基板，该第一晶片的一顶面具有多个第一焊垫，而该第二晶片的一顶面 具有多个第二焊垫；分别在所述第一焊垫上形成多个第一焊球，以作为所述第一对外接点；以及， 分别在所述第二焊垫上形成多个第二焊球，以作为所述第二对外接点。
13.根据权利要求9所述的封装制程，其中形成多个第一开孔以及多个第二开孔于该 封装胶体内的方法包括雷射烧孔。
全文摘要
本发明公开了一种封装结构以及封装制程，其中封装结构包括线路基板、第一晶片模组、第二晶片模组以及封装胶体。线路基板具有承载表面，而第一晶片模组与第二晶片模组相邻地配置于承载表面上。第一晶片模组具有多个第一对外接点，所述第一对外接点具有一第一间距。第二晶片模组具有多个第二对外接点，所述第二对外接点之间具有一第二间距，且第一间距大于第二间距。封装胶体配置于承载表面上，并且覆盖第一晶片模组以及第二晶片模组，且封装胶体具有多个第一开孔以及多个第二开孔。第一开孔分别暴露出第一对外接点，而第二开孔分别暴露出第二对外接点。
文档编号H01L21/50GK102034798SQ20091017451
公开日2011年4月27日 申请日期2009年9月28日 优先权日2009年9月28日
发明者吴发豪, 孙余青, 陈光雄 申请人:日月光半导体制造股份有限公司