专利名称：隔离结构的制作方法
技术领域：
本发明涉及半导体器件的制作领域，尤其涉及隔离结构的制作方法。
背景技术：
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可 用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所 以电路间的有效绝缘隔离变得更加重要。浅沟槽隔离(STI)技术拥有多项的工艺及电性隔离优点，包括可减少占用晶圆 表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前 0. 18 μ m以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。具 体工艺步骤如下参考图1，提供一半导体衬底100 ；用热氧化法在半导体衬底100上形成垫氧化层 102，所述垫氧化层102的材料为二氧化硅；用化学气相沉积法在垫氧化层102上形成腐蚀 阻挡层104，所述腐蚀阻挡层104的材料为氮化硅；用旋涂法在腐蚀阻挡层104上形成光刻 胶层106，经过曝光显影工艺，定义浅沟槽图形；以光刻胶层106为掩膜，用干法刻蚀法刻蚀 腐蚀阻挡层104、垫氧化层102和半导体衬底100，形成浅沟槽110。如图2所示，灰化法去除光刻胶层106，然后再用湿法刻蚀法去除残留的光刻胶层 106。用热氧化法在浅沟槽110的底部与侧壁形成衬氧化层108，所述衬氧化层108的材料 一般为二氧化硅。如图3所示，通过用高密度等离子体化学气相沉积法(HDPCVD)在腐蚀阻挡层104 上形成绝缘氧化层112，且绝缘氧化层112填充满浅沟槽110，所述绝缘氧化层112的材料 为氧化硅。由于半导体器件的集成度越来越高，浅沟槽110的高宽比也越来越大，在向浅沟 槽内填充绝缘氧化层112时，无法完全填充满浅沟槽110，在浅沟槽110的绝缘氧化层112 内会产生空洞114或缝隙等情况。如图4所示，对绝缘氧化层112进行平坦化处理，如采用化学机械抛光工艺清除腐 蚀阻挡层104上的绝缘氧化层112。去除腐蚀阻挡层104和垫氧化层102，形成由浅沟槽内 的衬氧化层108及绝缘氧化层112构成的浅沟槽隔离结构，去除腐蚀阻挡层104和垫氧化 层102的工艺一般采用湿法刻蚀。在中国专利申请0382M02还可以发现更多与上述技术方案相关的信息，形成浅 沟槽隔离结构。现有形成浅沟槽隔离结构过程中，由于半导体器件的集成度越来越高，浅沟槽的 高宽比也越来越大，在向浅沟槽内填充完绝缘氧化层，形成隔离结构后，浅沟槽隔离结构内 容易产生空洞或缝隙等情况，使浅沟槽的隔离功能降低，进而导致后续半导体器件之间的 短路。
发明内容
本发明解决的问题是提供一种隔离结构的制作方法，防止隔离结构内产生空洞或 缝隙。为解决上述问题，本发明一种隔离结构的制作方法，包括提供依次形成有垫氧化 层、腐蚀阻挡层和光刻胶层的半导体衬底，所述光刻胶层上定义有浅沟槽图形；以光刻胶层 为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成深度小于预定深度的浅沟槽；向浅 沟槽内的半导体衬底注入氧离子，在浅沟槽底部的半导体衬底内形成绝缘层，在浅沟槽侧 壁形成衬氧化层；向浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和垫氧化层，形成由绝 缘层和绝缘氧化层构成的隔离结构，所述隔离结构的深度为预定深度。可选的，所述注入氧离子的方法为等离子体氧化注入。可选的，所述注入氧离子的剂量为1012/cm2 102°/Cm2，能量为IKV 300KV。可选的，所述预定深度为0. 2μπι Ιμ 。可选的，所述浅沟槽的深度为0. 1 μ m 0. 5 μ m。可选的，所述衬氧化层的厚度为20埃 100埃。所述衬氧化层的材料为氧化硅。可选的，填充绝缘氧化层的方法为高密度等离子体化学气相沉积法。所述绝缘氧 化层的材料为氧化硅。与现有技术相比，本发明具有以下优点先形成实际尺寸小于预定深度的浅沟槽， 然后再向浅沟槽内注入氧离子，与半导体衬底反映，形成绝缘层，使后续形成的隔离结构的 深度达到预定深度。由于浅沟槽的深度小于预定深度，减小了浅沟槽的高宽比，在填充绝 缘氧化层时，能完全填充满浅沟槽，不会产生空洞和缝隙的现象，提高了隔离结构的隔离功 能，进而避免了半导体器件之间产生短路，提高了半导体器件的电性能。
图1至图4是现有形成浅沟槽隔离结构的示意图；图5是本发明形成隔离结构的具体实施方式
流程图；图6至图9是本发明形成隔离结构的实施例示意图。
具体实施例方式本发明形成隔离结构的流程如图5所示，执行步骤S11，提供依次形成有垫氧化 层、腐蚀阻挡层和光刻胶层的半导体衬底，所述光刻胶层上定义有浅沟槽图形；执行步骤 S12，以光刻胶层为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成深度小于预定深度 的浅沟槽；执行步骤S13，向浅沟槽内的半导体衬底注入氧离子，在浅沟槽底部的半导体衬 底内形成绝缘层，在浅沟槽侧壁形成衬氧化层；执行步骤S14，向浅沟槽内填充满绝缘氧化 层；执行步骤S15，去除腐蚀阻挡层和垫氧化层，形成由绝缘层和绝缘氧化层构成的隔离结 构，所述隔离结构的深度为预定深度。本发明先形成实际尺寸小于预定深度的浅沟槽，然后再向浅沟槽内注入氧离子， 与半导体衬底反映，形成绝缘层，使后续形成的隔离结构的深度达到预定深度。由于浅沟 槽的深度小于预定深度，减小了浅沟槽的高宽比，在填充绝缘氧化层时，能完全填充满浅沟 槽，不会产生空洞和缝隙的现象，提高了隔离结构的隔离功能，进而避免了半导体器件之间产生短路，提高了半导体器件的电性能。下面结合附图对本发明的具体实施方式
做详细的说明。图6至图9是本发明形成隔离结构的实施例示意图。参考图6，提供半导体衬底 200，所述半导体衬底200可以是硅、锗或绝缘体上硅等半导体材料；在半导体衬底200上形 成厚度为80埃 120埃的垫氧化层210，形成垫氧化层210的方法为热氧化法，垫氧化层 210的材料具体为氧化硅；用低压化学气相沉积法或等离子体辅助化学气相沉积法在垫氧 化层210上形成厚度为1000埃 3000埃的腐蚀阻挡层220，用于在后续蚀刻过程中保护下 面的垫氧化层210免受腐蚀，其中腐蚀阻挡层220的材料为氮化硅；然后，用旋涂法在腐蚀 阻挡层220上形成第一光刻胶层222，经过曝光、显影工艺，在第一光刻胶层222上形成与后 续浅沟槽对应的图案开口 ；以第一光刻胶层222为掩模，经由图案开口，以干法刻蚀法刻蚀 腐蚀阻挡层220和垫氧化层210和半导体衬底200，形成实际深度小于预定深度的浅沟槽 230。本实施例中，所述浅沟槽230需要达到的预定深度为0. 2 μ m 1 μ m。所述浅沟槽 230的实际深度为0. 1 μ m 0. 5 μ m。本实施例中，形成垫氧化层210的方法还可以是低压化学气相沉积(LPCVD)。除本实施例外，还可以在腐蚀阻挡层220上先用等离子体增强化学气相沉积法形 成抗反射层，用以防止后续曝光过程中，防止光线反射造成曝光不均且保护其下面的膜层 免受光线影响；然后再在抗反射层上旋涂第一光刻胶层。如图7所示，继续以第一光刻胶层222为掩膜，向浅沟槽230内注入氧离子224，与 半导体衬底200的硅反应，在浅沟槽230侧壁形成衬氧化层208，并在浅沟槽230底部形成 以氧化硅为材料的绝缘层209。本实施例中，注入氧离子的方法为等离子体氧化注入，所述氧离子的剂量为IO12/ cm2 IO2Vcm2,能量为 IKV 300KV。本实施例中，所述衬氧化层208的材料为氧化硅。所述衬氧化层208的厚度为20埃 100埃。本实施例中，所述绝缘层209的厚度为0. 1 μ m 0. 5 μ m。如图8所示，灰化法或湿法刻蚀法去除第一光刻胶层222 ；通过用高密度等离子体 化学气相沉积法(HDPCVD)或次常压化学气相沉积法在腐蚀阻挡层220上形成绝缘氧化层 M0，且绝缘氧化层240填充满浅沟槽230，所述绝缘氧化层MO的材料为氧化硅。以采用次常压化学气相沉积法在浅沟槽230内以及腐蚀阻挡层220上形成绝缘氧 化层240为例，所述次常压化学气相沉积法选用比例为10/1 20/1的03/TE0S，由于在比 例为10/1 20/1的03/TE0S下，次常压化学气相沉积法在半导体衬底200硅与衬氧化层 208的热氧化硅上沉积速率不同，在硅上的生长速率高于热氧化硅，因此，这样可以实现选 择性生长。本实施例中，所述次常压化学气相沉积法选用的O3=TEOS比例为10 1、 20 1。本实施例中，次常压化学气相沉积法所用温度为350°C 450°C，所述次常压的压 强为 200Torr 600 ^本实施例由于浅沟槽230的深度小于预定深度，减小了浅沟槽230的高宽比，在填充绝缘氧化层MO时，能完全填充满浅沟槽230，不会产生空洞或缝隙的现象，提高了隔离 结构的隔离功能，进而避免了半导体器件之间产生短路，提高了半导体器件的电性能。接着如图9所示，在沉积完绝缘氧化层240后，绝缘氧化层240不是平坦的，对绝 缘氧化层240进行平坦化处理直至暴露出腐蚀阻挡层220，所述的平坦化工艺例如化学机 械抛光法，所述的平坦化工艺还可以采用化学机械抛光法抛光至绝缘氧化层240表面为一 平坦结构，然后采用刻蚀工艺刻蚀至曝露腐蚀阻挡层204。继续参考图9，依次去除腐蚀阻挡层220和垫氧化层210，形成由绝缘氧化层240 和绝缘层209构成的隔离结构250，所述隔离结构250的深度为预定深度。去除腐蚀阻挡层 220的工艺例如采用含有五价热磷酸溶液的湿蚀刻法。去除垫氧化层210的工艺一般也采 用湿蚀刻法，例如采用氢氟酸溶液进行刻蚀。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种隔离结构的制作方法，其特征在于，包括提供依次形成有垫氧化层、腐蚀阻挡层和光刻胶层的半导体衬底，所述光刻胶层上定 义有浅沟槽图形；以光刻胶层为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成深度小于预定深度 的浅沟槽；向浅沟槽内的半导体衬底注入氧离子，在浅沟槽底部的半导体衬底内形成绝缘层，在 浅沟槽侧壁形成衬氧化层；向浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和垫氧化层，形成由绝缘层和绝缘氧化层构成的隔离结构，所述隔离 结构的深度为预定深度。
2.根据权利要求1所述隔离结构的制作方法，其特征在于，所述注入氧离子的方法为 等离子体氧化注入。
3.根据权利要求2所述隔离结构的制作方法，其特征在于，所述注入氧离子的剂量为 IO1Vcm2 IO2Vcm2,能量为 IKV 300KV。
4.根据权利要求1所述隔离结构的制作方法，其特征在于，所述预定深度为0.2μ η 1 μ m0
5.根据权利要求1所述隔离结构的制作方法，其特征在于，所述浅沟槽的深度为 0. 2 μ m 0. 5 μ m。
6.根据权利要求1所述隔离结构的制作方法，其特征在于，所述衬氧化层的厚度为20埃 100埃。
7.根据权利要求6所述隔离结构的制作方法，其特征在于，所述衬氧化层的材料为氧化硅。
8.根据权利要求1所述隔离结构的制作方法，其特征在于，填充绝缘氧化层的方法为 高密度等离子体化学气相沉积法。
9.根据权利要求8所述隔离结构的制作方法，其特征在于，所述绝缘氧化层的材料为氧化硅。
全文摘要
一种隔离结构的制作方法，包括提供依次形成有垫氧化层、腐蚀阻挡层和光刻胶层的半导体衬底，所述光刻胶层上定义有浅沟槽图形；以光刻胶层为掩膜，刻蚀腐蚀阻挡层、垫氧化层和半导体衬底，形成深度小于预定深度的浅沟槽；向浅沟槽内的半导体衬底注入氧离子，在浅沟槽底部的半导体衬底内形成绝缘层，在浅沟槽侧壁形成衬氧化层；向浅沟槽内填充满绝缘氧化层；去除腐蚀阻挡层和垫氧化层，形成由绝缘层和绝缘氧化层构成的隔离结构，所述隔离结构的深度为预定深度。本发明避免了在浅沟槽隔离结构内产生空洞和缝隙的现象，提高了浅沟槽隔离结构的隔离功能。
文档编号H01L21/762GK102044467SQ20091019707
公开日2011年5月4日 申请日期2009年10月13日 优先权日2009年10月13日
发明者张步新 申请人:中芯国际集成电路制造(上海)有限公司