专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种在形成在半导体基板上的绝缘膜上设置了螺旋状的电 感的半导体器件及其制造方法。
背景技术：
近年来，由于以PHS (个人手持电话系统，Personal Handy-phone System)和便携式电话机为代表的移动体通信的终端设备的普及，要求在 它们当中使用的高频电路的低成本化。在上述终端设备等中使用由可实现 这样的高频电路的低成本化的双极、CMOS、或Bi-CMOS晶体管构成的 高频电路。但是，在此种高频电路中，为了阻抗的匹配，需要电感、电容、 电阻等无源元件，此外，为了低成本化，要求将这些元件全都搭载在单一 的芯片上。
在无源元件中，电阻和电容比较容易地形成在半导体元件上。因此， 在高频电路的制造中重要的是电感的形成。在构成高频电路之后成为所必 需的电感中要求的特性第1是Q值(品质因素)，第2是低损耗化，第 3是谐振频率的高频化。
虽然作为生成感应性的电感的结构提出了各种各样的结构，但通常采 用在平面上将金属布线形成为螺旋状的平面型电感的结构。
Q值是有助于电路的低耗电化的特性，是非常重要的参数之一。Q值， 例如在串联谐振LC电路中，由用电路的串联电阻值去除谐振频率中的电 感值的值来决定，用以下的(1)式表示。
<formula>formula see original document page 5</formula> ... (1)
在(1)式中，"是2兀f， jr是圆周率，f是频率，L是电感值，R是
电阻值。
图7中示出了通常的电感的Q特性。如图7所示，当频率增加时，因 电感和基板之间的电容耦合而产生容量损耗。由此，作为Q值在高频带下降的结果呈现出向上的凸状的波形形状。
根据上述的(1)式，为了增大Q值，有效之处在于 降低电感的串联电阻成分， 抑制容量损耗。
当导体中流过电流时，由此产生感应磁场，并在妨碍电流的变化的方 向上产生电动势。由于越是导体中心部的电流、磁链数越大、反电动势也 越大，所以电流密度变小。因此，电流集中流向导体的周边部。这称为趋 肤效应。在交流方面，由于此趋肤效应从物理的截面积中减少有效的截面 积，有效电阻值增大。
如上所述，随着从导体表面进入导体内部，电流逐步减少，电流变为
表面的值的1/e的点被称为趋肤深度。趋肤深度用下面的式(2)表示。 d = V—(2/w u o )…(2)
在(2)式中，d是趋肤深度，"是2兀f， n是圆周率，f是频率，u 是导磁率，o是导电率。
例如铝的情形，10GHz下趋肤深度为0.8 um，在此工作频率下，即 便增厚导体的膜厚也无助于有效电阻值的降低。因此，在交流中，在频率 为高频带时趋肤深度d变小，交流电流流过导体的极表面附近，有效电阻 值增大。为此，当工作频带为高频带时，由于有效电阻值变大，所以Q值 下降，电感特性恶化。
到目前为止为了解决上述问题，提出了一种日本公开专利文献(特开 2003-209183号)中所例示的如下构造的电感(以下称为现有例)。参照图 8、图9说明现有例的结构。图8表示螺旋状的电感的平面图，图9是图8 的B-B'剖面的现有的螺旋状的电感的剖面图。
在图8中，电感9具有螺旋状的形状，如图9所示，在电感9的布线 部设置多个沟槽ll，其剖面为梳状。由于现有例的电感为这样的形状，布 线部的剖面周长变大，伴随趋肤效应的电阻值增加被抑制，有效的电阻值 变小，其结果提高了电感9的Q值特性。
但是，在现有例中，存在所谓在电感9中很难流通大电流的问题。在 以便携式电话机为代表的移动体通信的终端设备用的高频电路、特别是发 送输出级的驱动放大器中，在信号的频率变高的同时功率也变大，并且，为了使失真变好，最大需要流过几十mA的电流。但是，在现有例中，由 于在布线部设置多个沟槽11，其剖面为梳状，所以截面积就会变小。此外，
在此制造方法中，在使用CMP设备(化学机械抛光，Chemical Mechanical Polishing)形成电感布线的情况下，如果布线宽度变粗(宽20um以上)， 则因洼曲(dishing)的影响而使得剖面底部的中央附近的布线膜厚变厚， 串联电阻成分增加。因此，在此制造方法中，考虑其影响不能使布线宽度 变粗。这些的结果就会使流过电感9的允许电流变小。
发明内容
因此，本发明的主要目的在于，提供一种通过降低高频带中的电感的 有效电阻值来提高电感的Q值、同时可使大电流流过的电感及其制造方法。
为了解决上述的课题，本发明的半导体器件包括 设置在半导体基板上的绝缘膜； 以螺旋状设置在上述绝缘膜上的电感；和 设置在上述电感的表面上的导电薄层， 上述导电薄层比上述电感导电率高。
根据本发明，在高频带中，由于趋肤效应流过导体的极表面附近的高
频电流流过比电感导电率更高的导电薄层。其结果，电感的有效电阻值变
小，能够获得较高的Q值。此外，在本发明的结构中，不需要实施双镶嵌
工艺，不必担心洼曲。由此，能加粗电感的布线宽度。因此，电感的截面
积不变小。其结果，就能流通大电流。
本发明的具有以螺旋状形成的电感的半导体器件的制造方法，包括 在半导体基板上形成绝缘膜的工序；
在上述绝缘膜上一起同对形成由第一导电体构成的上述电感和导电 衬垫的工序；以及
有选择地覆盖上述电感和上述导电衬垫而形成由第二导电体构成的 导电薄层的工序，
上述第二导电体比上述第一导电体导电率高。
根据此制造方法，在导电衬垫及电感的形成中，由于不需要使用CMP装置，所以不会有因CMP装置中的洼曲而制约布线宽度。因此，能够使 电感的布线宽度变粗，能够加厚膜厚。其结果，就能形成可流通大电流的电感。
并且，由于同时形成导电衬垫和电感，在导电衬垫上形成导电薄层时 还同时在电感上形成导电薄层，所以不追加工序，就能容易地抑制高频带 中的有效电阻值的上升。其结果，就能以低成本来制造高频带中特性优异 的电感。
根据本发明相关的半导体器件及其制造方法，由于能在电感的上面及 侧面形成导电率比构成金属的导电率更高的导电薄层(电镀层等)，所以 即使因高频带中的趋肤效应而使得电流集中在电感表面附近，也能防止有 效电阻成分的增加。并且，通过导电薄层(电镀层等)的形成来进行有效 电阻成分增加的防止，在电感的形状(特别是剖面形状)上不增加任何的 变更。因此，对电感无任何阻碍能流通大电流。根据以上的情况，本发明
能够实现Q值高的电感。
并且，根据本发明相关的半导体器件的制造方法，由于对于电感和导 电衬垫同时形成导电薄层，所以不追加工序就能容易地抑制高频带中的有 效电阻值的上升，在高频带中能低价地提供特性优异的电感。
本发明相关的半导体器件及其制造方法作为内置有要求高频工作的 性能提高的电感的高频用集成电路等是有用的。
假如理解了在此说明的实施方式，则本发明的除此以外的目的就会变 得清楚，如在附加的权利要求中所申明的。而且，如果实施本发明的话， 本领域普通技术人员应当想到本说明书中未触及的诸多优点。 图1是本发明的第1实施方式中的电感的平面图， 图2是本发明的第1实施方式中的电感的图1的A-A'剖面图， 图3A -图3C是本发明的第2实施方式的电感制造方法的各工序的剖 面图，
图4A-图4C是本发明的第3实施方式的电感制造方法的前期工序中 的各工序的剖面图，图5A-图5C是本发明的第3实施方式的电感制造方法的后期工序中
的各工序的剖面图，
图6A-图6C是第3实施方式的变化例的电感制造方法的后期工序中 的各工序的剖面图，
图7是电感的Q值和频率的相互关系图， 图8是现有的电感的平面图， 图9是现有的电感的图7的B-B'剖面图。
具体实施例方式
下面，参照
本发明的实施方式。 (第l实施方式)
图1示出本发明的第1实施方式中的具有螺旋状的电感的半导体器件 的平面图，图2示出图1的A-A'剖面图。在图1中，9是电感，10是导 电衬垫，12是电感内侧端子的引出用布线，13是电感外侧端子的引出用 布线，14是电感内侧端子的引出用通孔，15是电感外侧端子的引出用通 孔。在图2中，l是半导体基板，2是层间绝缘膜，3是下层布线，4是绝 缘膜，5是通孔，6是覆盖绝缘膜4的保护膜，8是作为导电薄层的一例的 电镀层，9是电感，IO是导电衬垫。
在半导体基板1上形成绝缘膜4。在绝缘膜4上形成导电衬垫10和电 感9。导电衬垫10和电感9由相同的金属层(例如铝合金)构成，各自具 有500 2500nm左右的膜厚。导电衬垫10和电感9由电镀层8覆盖。例 如，电镀层8由金构成。电镀层8在导电衬垫10中有选择地设置在其上 面。在电感9中，除它们的底面外，有选择地在其上面和侧面设置电镀层 8。电镀层8由具有比导电衬垫10和电感9的导电率更高的导电率的材料 构成。在导电衬垫10和电感9由铝合金构成的结构中，电镀层8例如除 由金构成外，还可以由所谓银、铜材料构成。电镀层8以1000nm左右的 膜厚形成。保护膜6除导电衬垫10的形成部位外覆盖绝缘膜4。
在第1实施方式的半导体器件中，通过用电镀层8覆盖电感9，即使 由于高频带中的趋肤效应使电流集中在表面附近，也因高频电流流过比电 感9和导电衬垫10导电率高的导电层8而能防止有效电阻值的增加。并且，在实现有效电阻值增加的防止方面，在电感9的形状(特别是剖面形 状)中不增加任何变更。因此，能最大限度地加粗电感9的布线宽度。由 此，能在电感9中流通大电流。基于以上情况，在第l实施方式中，能实
现可流通大电流，且使Q值提高的电感的结构。 (第2实施方式)
图3示出本发明的第2实施方式中的螺旋状的电感的制造方法的各工 序的剖面图。在图3中，1是半导体基板，2是层间绝缘膜，3是下层布线， 4是绝缘膜，5是通孔，6是保护膜，8是作为导电薄层的一例的电镀层， 9是电感，IO是导电衬垫。
首先，制备在层间绝缘膜2中设置了下层布线(构成多层布线)3的 半导体基板1。在此半导体基板1上形成绝缘膜4。此后，在绝缘膜4中 形成用于层间连接电感9和导电衬垫10的通孔5 (参照图3A)。接着，在 绝缘膜4上堆积作为第一导电体的一例的由铝合金等构成的金属材料膜 20。此后，在金属材料膜20上形成光刻胶图形21。光刻胶图形21具有与 电感9和导电衬垫IO对应的形状。然后，实施以光刻胶图形21为掩膜的 干法蚀刻，通过有选择的去除金属材料膜20，在绝缘膜4上同时形成由第 一导电体构成的导电衬垫10和电感9 (参照图3B)。形成导电衬垫10和 电感9后，去除光刻胶图形21。
接着，覆盖导电衬垫10和电感9在绝缘膜4上形成保护膜6。保护膜 6由氧化膜类或聚酰亚胺、聚对苯基苯并二噁唑(PBO)等树脂类材料构 成。并且，在保护膜6上形成开口 6a。开口 6a被有选择地形成在导电衬 垫10的上面和电感9的周面(除底面外的侧面和上面)(参照图3C)。
接着，以保护膜6为掩膜，在通过开口6a露出的导电衬垫10的上面 及电感9的周面上有选择地形成作为第二导电体的一例的金等的电镀层 8。电镀层8通过非电解电镀法被同时地形成在导电衬垫10的上面及电感 9的周面上。电镀层8的材料(第二导电体)8由比导电衬垫10和电感9 的材料(第一导电体)导电率更高的材料构成。在导电衬垫10和电感9 由铝合金构成的结构中，电镀层8例如由金构成。电镀层8以1000nm左 右的膜厚形成。如上所述，根据第2实施方式，在导电衬垫10及电感9的形成中，
由于不需要使用CMP装置，所以，不会因CMP装置中的洼曲而制约电感 9的布线宽度。由此，能够使电感宽度变粗。并且，通过同时形成导电衬 垫10和电感9，与导电衬垫10和电感9同时形成电镀层8，就能不追加 工序，容易地制造可降低电感9的高频带中的有效电阻值的电感。
(第3实施方式)
图4、图5示出本发明的第3实施方式中的螺旋状的电感的工序剖面 图。在图4、图5中，l是半导体基板，2是层间绝缘膜，3是下层布线， 4是绝缘膜，5是通孔，6是保护膜，7是金属薄膜，9是电感，8是作为 导电薄层的一例的电镀层，IO是导电衬垫。
首先，制备在层间绝缘膜2中形成了下层布线3 (构成多层布线)的 半导体基板1。在此半导体基板1上形成绝缘膜4。此后，在绝缘膜4中 形成用于层间连接电感9和导电衬垫10的通孔5 (参照图4A)。接着，在 绝缘膜4上堆积作为第一导电体的一例的由铝合金等构成的金属材料膜 20。此后，在金属材料膜20上形成具有与电感9和导电衬垫IO对应的形 状的光刻胶图形21。然后，实施以光刻胶图形21为掩膜的干法蚀刻，通 过有选择地去除金属材料膜20，在绝缘膜4上同时形成由第一导电体构成 的导电衬垫10和电感9 (参照图4B)。形成导电衬垫10和电感9后，去 除光刻胶图形21。
接着，覆盖导电衬垫10和电感9在绝缘膜4上形成保护膜6。保护膜 6由氧化膜类或聚酰亚胺、聚对苯基苯并二噁唑(PBO)等树脂类材料构 成。并且，在保护膜6上形成第二开口 6a，第二开口 6a被有选择地形成 在导电衬垫10的上面和电感9的周面(除底面外的侧面和上面)(参照图 4C)。
接着，覆盖保护膜6和第二开口 6a形成金属薄膜7。通过以200 400nm左右的膜厚分别溅射钛和金形成金属薄膜7。此金属薄膜7成为接 着进行的电解电镀处理中的电镀电极(参照图5A)。
接着，在金属薄膜7上形成抗蚀剂膜后，通过在抗蚀剂膜上形成第一 开口22a，使此抗蚀剂膜成为第一光刻胶图形22。第一开口22a被形成在导电衬垫10的上面和电感9的形成部位。在此之后，通过以金属薄膜7
为电镀电极进行电解电镀，来在第一抗蚀剂图形22的第一开口 22a (导电 衬垫10的上面和电感9的形成部位)有选择地形成电镀层8(参照图5B)。 电镀层8例如由作为第二导电体的一例的金构成。在形成电镀层8后，去 除第一抗蚀剂图形22。
并且，通过蚀刻去除除导电衬垫10的上面及电感形成部位外的金属 薄膜7 (成为电解电镀的电极)。在金属薄膜7的去除中，例如可使用 I2/KI/H20/CH3COOH的混合液和H202。此时，虽然与金属薄膜7—起还同 时蚀刻电镀层8，但由于电镀层8比金属薄膜7厚，所以结果为电镀层8 变成掩膜，有选择地去除金属薄膜7 (参照图5C)。
如上所述，根据本发明的第3实施方式，在导电衬垫10及电感9的 形成中，由于不需要使用CMP装置，所以，不会因CMP装置中的洼曲而 制约电感9的布线宽度，因此能够使电感宽度变粗。并且，通过同时形成 导电衬垫10和电感9，与导电衬垫10和电感9同时形成电镀层8，就能 不追加工序，容易地制造可降低电感9的高频带中的有效电阻值的电感。
(第3实施方式的变化例)
在本发明的第3实施方式中，在电镀层8的膜厚薄的情况中和想要控 制电镀层8的膜厚的情况等中，在图5C中，如假设线所示，在形成第二 光刻胶图形23后，还可以以第二光刻胶图形23为掩膜去除金属薄膜7。 此情况下，有选择地覆盖电镀层8的形成部位而形成第二光刻胶图形23。
此外，在根据工作频带、按成为电解电镀用电极的金属薄膜7的膜厚 充分获得趋肤效应的情况下，也可以在电感部仅形成金属薄膜7而不形成 电镀层8。在此情况下，如下这样，制造半导体器件。g卩，如图6A所示， 在金属薄膜7上换为第一光刻胶图形22，形成具有仅达到导电衬垫10的 第一开口 22a'的第一光刻胶图形22'。在此之后，通过以第一光刻胶图 形22'为掩膜实施电解电镀，在导电衬垫10的上层有选择地形成电镀层 8'。形成电镀层8'后，如图6B所示，去除第一光刻胶图形22'，在进一 步形成有选择地覆盖电感9和电镀层8'的第二光刻胶图形23'后，如图 6C所示，以第二光刻胶图形23'为掩膜，通过蚀刻有选择地去除除电感9和电镀层8'的形成部位之外的金属薄膜7。
再有，也可以用非电解电镀法形成电镀层8、 8'。并且，电镀层8、 8' 也可以使用铜等。此外，在本发明的第2 第3实施方式中，下层布线层 等，不限定相应工程以外的制造方法。此外，应当清楚，在全部的实施方 式中，不限定基板的样式和形成方法、各层的材料、各种的膜厚、形成条件等。
虽然详细地说明了关于本发明的最优选的具体例，但不脱离此后请求 的本发明的精神和范围内，对此优选的实施方式的部件的组合和排列可进 行各种变更。
权利要求
1、一种半导体器件，包括设置在半导体基板上的绝缘膜；以螺旋状设置在上述绝缘膜上的电感；和设置在上述电感的表面上的导电薄层，上述导电薄层比上述电感导电率高。
2、 根据权利要求1所述的半导体器件，其特征在于， 上述导电薄层是电镀层。
3、 根据权利要求1所述的半导体器件，其特征在于， 在上述绝缘膜上还包括导电衬垫，上述导电薄层被设置在上述电感和上述导电衬垫的表面上，并且上述 导电薄层比上述电感和上述导电衬垫导电率高。
4、 根据权利要求1所述的半导体器件，其特征在于， 除上述电感的底面外、在其四周面和上述导电衬垫的上面设置上述导电薄层。
5、 根据权利要求1所述的半导体器件，其特征在于， 上述电感和上述导电衬垫由相同的金属层构成。
6、 根据权利要求3所述的半导体器件，其特征在于， 除上述导电衬垫形成部位外用保护膜覆盖上述绝缘膜。
7、 根据权利要求3所述的半导体器件，其特征在于， 上述电感和上述导电衬垫的主要的材料是铝，上述导电薄层的主要的材料是金。
8、 一种半导体器件的制造方法，该半导体器件具有以螺旋状形成的电感，该制造方法包括在半导体基板上形成绝缘膜的工序；在上述绝缘膜上一起同时形成由第一导电体构成的上述电感和导电 衬垫的工序；以及有选择地覆盖上述电感和上述导电衬垫而形成由第二导电体构成的 导电薄层的工序，上述第二导电体比上述第一导电体导电率高。
9、 根据权利要求8所述的半导体器件的制造方法，其特征在于，上述第一导电体是金属。
10、 根据权利要求9所述的半导体器件的制造方法，其特征在于， 上述第二导电体是金属，上述导电薄层是电镀层。
11、 根据权利要求io所述的半导体器件的制造方法，其特征在于，通过非电解电镀法实施形成由上述电镀层构成的上述导电薄层的工序。
12、 根据权利要求10所述的半导体器件的制造方法，其特征在于，形成由上述电镀层构成的上述导电薄层的工序还包括 在上述电感和上述导电衬垫之上有选择地形成金属薄膜的工序； 在形成具有与上述金属薄膜的电感形成部位和导电衬垫形成部位对 应的第一开口的第一光刻胶图形后，以上述第一光刻胶图形为掩膜、并且 以上述金属薄膜为电极实施电解电镀而形成电镀层的工序；以及在去除上述第一光刻胶图形后，通过蚀刻去除残留在上述第一光刻胶 图形下的上述金属薄膜的工序。
13、 根据权利要求12所述的半导体器件的制造方法，其特征在于，在形成覆盖上述电感和上述导电衬垫的第二光刻胶图形后，实施去除 上述金属薄膜的工序。
14、 根据权利要求12所述的半导体器件的制造方法，其特征在于， 在实施形成上述金属薄膜的工序前，还包括包含上述电感的形成部位和上述导电衬垫的形成部位在上述绝缘膜上形成保护膜的工序；以及在上述保护膜中的电感形成部位和导电衬垫形成部位形成第二开口 的工序。
15、 一种半导体器件的制造方法，该半导体器件具有以螺旋状形成的电感，该制造方法包括在半导体基板上形成绝缘膜的工序；在上述绝缘膜上一起同时形成由第一导电体构成的上述电感和导电衬垫的工序；在上述电感和上述导电衬垫之上形成由比上述第一导电体导电率高 的第二导电体构成的金属薄膜的工序；在上述金属薄膜上形成在上述导电衬垫上具有开口的第1光刻胶图形的工序；以上述第1光刻胶图形为掩膜、以上述金属薄膜为电极实施电解电镀， 在上述导电衬垫上有选择地形成电镀层的工序；去除上述第1光刻胶图形后，形成有选择地覆盖上述电感的第2光刻 胶图形的工序；以及以上述第2光刻胶图形为掩膜，有选择地保留上述电感上的上述金属 薄膜，通过蚀刻去除剩余的上述金属薄膜的工序。
16、 根据权利要求12所述的半导体器件的制造方法，其特征在于， 上述电感和上述导电衬垫主要的材料是铝，上述电镀层和上述金属薄膜主要的材料是金。
17、 根据权利要求15所述的半导体器件的制造方法，其特征在于， 上述电感和上述导电衬垫主要的材料是铝，上述电镀层和上述金属薄膜主要的材料是金。
全文摘要
本发明提供一种半导体器件及其制造方法。在半导体基板上设置的绝缘膜上设置螺旋状的电感。在电感的表面上设置导电薄层(电镀层)。导电薄层比电感导电率高。由此，能提高Q值并且可流通大电流。
文档编号H01L27/01GK101587888SQ20091020305
公开日2009年11月25日 申请日期2009年5月19日 优先权日2008年5月19日
发明者岩馆秀典, 梶山正兴 申请人:松下电器产业株式会社