专利名称：锑化物高电子迁移率晶体管及其制造方法
技术领域：
本发明涉及半导体技术领域，特别是指一种锑化物高电子迁移率晶体管及其制造 方法。
背景技术：
在高速化合物半导体器件中，高电子迁移率晶体管(HEMT)占有举足轻重的作用， 以III-V族化合物半导体为基础的高电子迁移率晶体管在微波、毫米波器件及单片集成电 路和逻辑集成电路的应用近年来一直受到持续的关注。第一个制作出来的高电子迁移率晶体管是以GaAs作为沟道层，AlGaAs作为势垒 层。为了得到更高的电子迁移率和电子速度(对应更高的工作频率和工作速度)，沟道材料 由GaAs改变为InGaAs。典型的结构以Ina2GEta8As作为沟道层，由于InGaAs与GaAs晶格 常数的差异，形成所谓赝配(pseudomorphic)结构，称为PHEMTs。为了进一步提高器件的性 能，沟道层的h组分不断提高，并把势垒材料由AWaAs改变为InAlAs。为了调节更大的晶 格常数，衬底由GaAs基改变为InP基。但是由于晶格失配的原因，在InP体系中沟道材料 的h组分含量不宜高过80%，同时InAlAs作为势垒也限制了电子转移效率。下一步合理 的发展趋势就是用InAs作为沟道层，同时用几乎晶格匹配的锑化物作为限制层。对于锑化物高电子迁移率晶体管的来说，面临的一个主要问题就是没有合适的晶 格匹配的衬底(晶格常数为6.1人)，锑化物的晶格常数一般在6.1A左右，而目前常用的半 绝缘GaAs、InP或Si衬底与其均有很大的晶格失配度，所以要在这些衬底上面生长大失配 的锑化物高电子迁移率晶体管结构，如何减少缺陷，提高外延材料的质量，是提高器件性能 的关键。此外，提高沟道电子浓度，增加沟道电子迁移率，限制沟道电子向势垒层、缓冲层 和器件表面的泄露，也是提高器件性能和稳定性的主要因素。
发明内容
(一)要解决的技术问题本发明的主要目的是提供一种锑化物高电子迁移率晶体管及其制造方法，该种结 构的高电子迁移率晶体管通过采用复合缓冲层，使得晶体管结构材料的质量获得很大的提 高，可以获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、 高速、低功耗特性，有效提高了器件的稳定性和可靠性。( 二 )技术方案为达到上述目的的一个方面，本发明提供了一种锑化物高电子迁移率晶体管，包 括一衬底 10 ；一复合缓冲层20，该复合缓冲层20生长在衬底10上；一锑化物下势垒层30，该锑化物下势垒层30生长在复合缓冲层20上；
一沟道层40，该沟道层40生长在锑化物下势垒层30上；一锑化物隔离层50，该锑化物隔离层50生长在沟道层40上；一掺杂层60，该掺杂层60生长在锑化物隔离层50上；一上势垒层70，该上势垒层70生长在掺杂层60上；一帽层80，该帽层80生长在上势垒层70上。上述方案中，所述衬底10为GaAs衬底，或者为InP衬底，或者为Si衬底。上述方案中，所述复合缓冲层20具有第一复合缓冲层结构21，其包括GaAs、AlAs、 AlSb和AlfeiSb ；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb, AlSb和 AlGaSb ；或者具有第三复合缓冲层结构23，其包括GaAS、90°界面失配位错阵列形成层、 GaSb、AlSb 和 AlGaSb。上述方案中，所述第一复合缓冲层结构21包括一 GaAs 缓冲层 210;一 AlAs缓冲层211，该AlAs缓冲层211生长在GaAs缓冲层210上；一 AlSb缓冲层212，该AlSb缓冲层212生长在AlAs缓冲层211上；以及一 AlGaSb缓冲层213，该Alfe^b缓冲层213生长在ABb缓冲层212上。上述方案中，所述GaAs缓冲层210的厚度为100 500nm，所述AlAs缓冲层211 的厚度为0 lOOnm，所述AlSb缓冲层212的厚度为0 3. 0 μ m，所述AlfeiSb缓冲层213 的厚度为200nm 3. 0 μ m，且在Alfe^b缓冲层213中( 的摩尔含量为0 0. 5。上述方案中，当AlSb缓冲层212的厚度为Iym 3. Oym时，Alfe^b缓冲层213 的厚度为200nm 500nm ；当AlSb缓冲层212的厚度为Oym时，AWaSb缓冲层213的厚度 为 1 3· Ομ 。上述方案中，所述第二复合缓冲层结构22包括一 GaAs 缓冲层 220 ；一生长在GaAs缓冲层220上的低温ABb初始层221 ；一生长在低温AlSb初始层221上的feiSb缓冲层222 ；一生长在feiSb缓冲层222上的AlSb缓冲层223 ；以及一生长在ABb缓冲层223上的Alfe^b缓冲层224。上述方案中，所述GaAs缓冲层220的厚度为100 500nm，所述低温AlSb初始层 221的厚度为1个单分子层 20nm，所述feiSb缓冲层222的厚度为0 500nm，所述AlSb 缓冲层223的厚度为0 500nm，所述Alfe^b缓冲层224的厚度为200nm 2. 0 μ m，且在 AlGaSb缓冲层224中( 的摩尔含量为0 0. 5。上述方案中，所述第二复合缓冲层结构22包括一 GaAs 缓冲层 220'；一低温ABb初始层22Γ，该低温ABb初始层22Γ生长在GaAs缓冲层220 ‘ 上；一 GaSb缓冲层222 ‘，GaSb缓冲层222 ‘生长在低温AlSb初始层221'上；一 ABb缓冲层223'，该ABb缓冲层223'生长在feiSb缓冲层222 ‘上；—hSb量子点层224'，该MSb量子点层224'生长在AlSb缓冲层223 ‘上；以 及
一生长在化釙量子点层224'上的AlfeiSb缓冲层225'。上述方案中，所述第三复合缓冲层结构23包括一 GaAs 缓冲层 230 ；一 90°界面失配位错阵列形成层231，该90°界面失配位错阵列形成层231生长 在GaAs缓冲层230上；一 feiSb缓冲层232，该feiSb缓冲层232生长在90°界面失配位错阵列形成层231 上；一 AlSb缓冲层233，该AlSb缓冲层233生长在feiSb缓冲层232上；以及一 AlGaSb缓冲层234，该Alfe^b缓冲层234生长在ABb缓冲层233上。上述方案中，所述GaAs缓冲层230的厚度为100 500nm，所述90°界面失配位 错阵列形成层231是(iaSb，该90°界面失配位错阵列形成层231的厚度为1个单分子层 IOnm,所述feiSb缓冲层232的厚度为0 500nm，所述AlSb缓冲层233的厚度为0 500nm， 所述AlGaSb缓冲层234的厚度为200nm 3. 0 μ m。上述方案中，所述复合缓冲层20采用超晶格插入层，该超晶格插入层是feSb/ ABb，或者该超晶格插入层是两种锑化物三元合金Alfe^b、AlInSb、feJr^b、AlAsSb、GaAsSb 或InAsSb所组成的超晶格，或者是上述锑化物三元合金与锑化物二元合金所组成的超晶格。上述方案中，所述锑化物下势垒层30是AlSb，或者是AlfeiSb，或者是InAlSb，该锑 化物下势垒层30的厚度为0 300nm ；对于AlfeiSb，( 的摩尔含量为0 0. 5 ；对于InAlSb， In的摩尔含量为0 0. 5。上述方案中，所述沟道层40是InAs，或者是InAsSb，或者是hSb，其厚度为5nm 30nmo上述方案中，所述锑化物隔离层50是AlSb，或者是InAlSb，或者是AlfeiSb，其厚度 为 2nm 15nm。上述方案中，所述掺杂层60是Si平面掺杂的InAs层，其厚度为6人 24入;或者该 掺杂层60是Te的δ掺杂。上述方案中，所述上势垒层70是AlSb，或者是InAlSb，或者是AWaSb，其厚度为 2nm 20nmo上述方案中，所述上势垒层70是由ABb和InAlAs组成的复合势垒，其中ABb厚 度为1.2nm IOnmJnAlAs厚度为2nm 10nm，在InAlAs中h的摩尔含量为0.2 0.6。上述方案中，所述上势垒层70是由InAlSb和InAlAs组成的复合势垒，或者是由 AlGaSb和InAlAs组成的复合势垒。上述方案中，所述帽层80是非故意掺杂的InAs，或者是η型掺杂的InAs，其厚度 为O 30nmo为达到上述目的另一个方面，本发明提供了一种制造锑化物高电子迁移率晶体管 的方法，包括以下步骤步骤1 选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；步骤2 在复合缓冲层上生长锑化物下势垒层，其生长厚度为O 300nm ；步骤3 在锑化物下势垒层上生长沟道层，其厚度为5nm 30nm，如果沟道层是InAs，其生长温度在450°C 550°C之间，如果沟道层是InAsSb，其生长温度在370°C 520°C之间；步骤4 在沟道层上生长锑化物隔离层，其厚度为2nm 15nm，其生长温度在 450550°C之间；步骤5 在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其 厚度为6人 24 A，生长温度在350°c 450°C之间；如果掺杂层是Te的δ掺杂，生长温度 和生长沟道层时温度相同；步骤6 在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是 AlGaSb,或者是Al釙、InAlSb或Alfe^b与InAlAs组成的复合势垒层；步骤7 在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是η型掺杂 的InAs，该帽层厚度为0 30nm。上述方案中，步骤1中所述复合缓冲层具有第一复合缓冲层结构21，其包括GaAs、 AlAs, AlSb和AlfeiSb ；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb, AlSb和AlfeSb ；或者具有第三复合缓冲层结构23，其包括GaAs、90°界面失配位错阵列形 成层、GaSb、AlSb 和 AlGaSb。上述方案中，所述第一复合缓冲层结构21包括一 GaAs 缓冲层 210;一生长在GaAs缓冲层210上的AlAs缓冲层211 ；一生长在AlAs缓冲层211上的AlSb缓冲层212 ；以及一生长在ABb缓冲层212上的Alfe^b缓冲层213。上述方案中，所述第二复合缓冲层结构22包括一 GaAs 缓冲层 220 ；一生长在GaAs缓冲层220上的低温ABb初始层221 ；一生长在低温AlSb初始层221上的feiSb缓冲层222 ；一生长在feiSb缓冲层222上的AlSb缓冲层223 ；以及一生长在ABb缓冲层223上的Alfe^b缓冲层224。上述方案中，所述低温AlSb初始层221的厚度为1个单分子层 20nm ；低温AlSb 初始层221的生长温度在400°C 550°C之间。上述方案中，所述第三复合缓冲层结构23包括一 GaAs 缓冲层 230 ；一生长在GaAs缓冲层230上的90°界面失配位错阵列形成层231 ；一生长在90°界面失配位错阵列形成层231上的( 缓冲层232 ；一生长在feiSb缓冲层232上的AlSb缓冲层233 ；以及一生长在ABb缓冲层233上的Alfe^b缓冲层234。上述方案中，所述的90°界面失配位错阵列形成层231的生长过程中，生长温度 为400°C 550°C之间，且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时 间。上述方案中，步骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型 被控制生成MSb界面。
(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果1、本发明提供的锑化物高电子迁移率晶体管及其制造方法，通过采用复合缓冲 层，可以获得高质量的外延层，使得晶体管结构外延材料的质量获得很大的提高，有效的降 低了衬底和缓冲层中缺陷对电子沟道层的影响，可以获得更好的沟道电子输运特性，提高 器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性，有效提高了器件的稳定性 和可靠性。2、本发明的锑化物高电子迁移率晶体管使用窄带隙半导体(例如InAs，或者 InSb)作为沟道层，窄带隙半导体材料和其他材料相比，具有更高的电子迁移率和电子饱和 漂移速度，同时由于它们的带隙很小可以在很低的电场强度下达到电子饱和漂移速度，从 而使得相应的锑化物高电子迁移率晶体管具有速度很高、功耗极低的优点。3、本发明的锑化物高电子迁移率晶体管结构的上势垒层可以使用复合势垒，如 AlSb和InAlAs组成的复合势垒，或者InAlSb和InAlAs组成的复合势垒，或者是由AlfeiSb 和InAlAs组成的复合势垒，其中InAlAs层的作用在于它可以作为空穴的势垒以增强势垒 层的绝缘属性，使得栅极泄露电流有效的降低，此外InAlAs层还可以作为一个刻蚀终止层 使得栅凹槽刻蚀能够实现。4、本发明的锑化物高电子迁移率晶体管可以使用无AlSb结构，由于AlSb活性很 高，在空气中或湿气下很容易被氧化，在器件加工处理的隔离刻蚀和切割的过程中，AlSb层 的边缘会被暴露于空气中，这就增大了氧化和器件可靠性能退化的风险。而使用无AlSb的 锑化物高电子迁移率晶体管结构则完全避免了这一风险，器件的稳定性和可靠性得到了提尚ο
为进一步说明本发明的内容，以下结合具体实施方式
，并参照附图，对本发明作一 详细的描述，其中
图1是本发明的锑化物高电子迁移率晶体管结构示意图；图2是本发明的锑化物高电子迁移率晶体管的复合缓冲层21的结构示意图；图3是本发明的锑化物高电子迁移率晶体管的复合缓冲层22的结构示意图；图4是本发明的锑化物高电子迁移率晶体管的复合缓冲层23的结构示意图；图5是本发明制造锑化物高电子迁移率晶体管的方法流程图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。如图1所示，为本发明的锑化物高电子迁移率晶体管结构示意图，该锑化物高电 子迁移率晶体管结构包括衬底10、生长在衬底10上的复合缓冲层20、生长在复合缓冲层 20上的锑化物下势垒层30、生长在锑化物下势垒层30上的沟道层40、生长在沟道层40上 的锑化物隔离层50、生长在锑化物隔离层50上的掺杂层60、生长在掺杂层60上的上势垒 层70、生长在上势垒层70上的帽层80。
在本发明中，衬底10为GaAs衬底，或者InP衬底，或者Si衬底。在本发明中，复合缓冲层20可以有三种不同的结构，即第一复合缓冲层结构21、 第二复合缓冲层结构22和第三复合缓冲层结构23，分别如图2、图3和图4所示。缓冲层材 料的质量直接影响着器件的性能，也是高电子迁移率晶体管获得优异性能的关键因素。通 过采用复合缓冲层，可以获得高质量的外延层，使得晶体管结构外延材料的质量获得很大 的提高，有效的降低了衬底和缓冲层中缺陷对电子沟道层的影响，可以获得更好的沟道电 子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性。在本发明中，第一复合缓冲层结构21 (如图2所示)包括=GaAs缓冲层210、生长 在GaAs缓冲层210上的AlAs缓冲层211、生长在AlAs缓冲层211上的AlSb缓冲层212、 生长在AlSb缓冲层212上的AlfeiSb缓冲层213。其中AlSb缓冲层差不多可以完全释放和 调节与衬底的晶格失配，AKiaSb缓冲层也同时作为台面刻蚀终止层以避免把作用区之外的 AlSb层暴露于空气或湿气之下而引起AlSb层的变质。AlSb缓冲层的厚度也可以为0，此时 AlGaSb缓冲层用来释放和调节与衬底的晶格失配，这一做法的好处是避免了使用AlSb层 时，氧化和可靠性能退化的风险。在本发明的第一复合缓冲层结构21中，GaAs缓冲层210的厚度为100 500nm。 AlAs缓冲层的厚度0 IOOnm0 AlSb缓冲层212的厚度为0 3. 0 μ m。AlGaSb缓冲层213 的厚度为200nm 3. 0 μ m，其中fei的摩尔含量为0 0. 5。当AlSb缓冲层212的厚度为 1 μπι 3. Ομπι时，AlGaSb缓冲层213的厚度为200nm 500nm ；当ABb缓冲层212的厚 度为0 μ m时，AlGaSb缓冲层213的厚度为1 3. 0 μ m。在本发明的第二复合缓冲层结构22(如图3(a)所示)包括=GaAs缓冲层220 ；生 长在GaAs缓冲层220上的低温AlSb初始层221 ；生长在低温AlSb初始层221上的feiSb 缓冲层222 ；生长在feiSb缓冲层222上的AlSb缓冲层223 ；生长在AlSb缓冲层223上的 AlfeiSb缓冲层224。其中低温AlSb初始层的作用是释放晶格失配应力和在界面处产生90° 失配位错，90°失配位错是非穿通位错，所以低温AlSb初始层有效的起到了释放晶格失配 应力和过滤位错的作用。通过使用低温AlSb初始层可以有效提高在其上面生长的锑化物 材料体系的质量。在本发明的第二复合缓冲层结构22中GaAs缓冲层220的厚度为100 500nm。低 温AlSb初始层221的厚度为1个单分子层 20nm。feiSb缓冲层222的厚度为0 500nm。 AlSb缓冲层223的厚度为0 500nm。所述的Alfe^b缓冲层2 的厚度为200nm 2. 0 μ m，其中( 的摩尔含量为0 0. 5。在本发明的第二复合缓冲层结构22或者具有如下结构(如图3(b)所示)=GaAs 缓冲层220'、生长在GaAs缓冲层220'上的低温AlSb初始层221 ‘、生长在低温AlSb初 始层221'上的feiSb缓冲层222'、生长在feiSb缓冲层222'上的AlSb缓冲层223 ‘、生长 在ABb缓冲层223'上的化釙量子点层224'、生长在量子点层224'上的Alfe^b 缓冲层225'。通过生长hSb量子点层，可以有效的终止缺陷，抑制穿通位错的产生，极大 的降低穿通位错的密度，从而有效的提高在其上面生长的外延材料的质量。在本发明的第三复合缓冲层结构23 (如图4所示)包括=GaAs缓冲层230、生长在 GaAs缓冲层230上的90°界面失配位错阵列形成层231、生长在90°界面失配位错阵列形 成层231上的feiSb缓冲层232、生长在feiSb缓冲层232上的AlSb缓冲层233、生长在AlSb缓冲层233上的AlfeSb缓冲层234。其中90°界面失配位错阵列形成层是feSb层，通过 控制生长条件，相对较低的生长温度，400°C 550°C之间；相对较高的生长速率；以及生长 之前衬底在锑束流下一段时间的预处理，可以在衬底界面处生成90°界面失配位错阵列形 成层。通过该90°界面失配位错阵列形成层可以在界面处的几个单分子层之内差不多完全 释放或者释放绝大部分的衬底与外延材料之间晶格失配应力，在几个单分子层之后就可以 实现二维平面生长模式。从而使得大失配外延材料的质量获得很大程度的提高，外延材料 的缺陷密度可以达到IO5 IO6的量级。在本发明的第三复合缓冲层结构23中，GaAs缓冲层230的厚度为100 500nm。 90°界面失配位错阵列形成层231是(iaSb，该层的厚度为1个单分子层 lOnm。GaSb缓冲 层232其厚度为O 500nm。AlSb缓冲层233其厚度为O 500nm。AlfeiSb缓冲层其厚度 为 200nm 3. O μ m。在本发明中，第一复合缓冲层21或第二复合缓冲层22或第三复合缓冲层23或者 可以采用超晶格插入层，以达到进一步过滤位错，提高缓冲层质量的目的。插入超晶格层可 以是feiSb/AlSb，或者是其相关的两种锑化物三元合金如AlfeiSb,AlInSb,GaInSb,AlAsSb、 GaAsSb,InAsSb等组成的超晶格，或者是锑化物三元合金与锑化物二元合金组成的超晶格。在本发明中，锑化物下势垒层30是AlSb，或者AlGaSb，或者InAlSb，其生长厚度为 O 300nm。对于AlGaSb，Ga的摩尔含量为O 0. 5 ；对于InAlSb，In的摩尔含量为O 0. 5。在本发明中，沟道层40是InAs，或者InAsSb，或者hSb，其厚度为5nm 30nm。该 种沟道层的优势在于沟道内电子具有高电子迁移率和高的电子饱和速度。这些特点使得锑 化物高电子迁移率晶体管在低的漏极电压下产生高频，高速和低噪声等优良性能方面具有 巨大的潜力。在本发明中，锑化物隔离层50是AlSb，或者InAlSb，或者AlfeiSb，其厚度为2nm 15nm。在本发明中，掺杂层60或者是Si平面掺杂的InAs层，其厚度为6人 24人；或者是 Te的δ掺杂。在本发明中，上势垒层70是AlSb，或者InAlSb，或者MGaSb，其厚度为2nm 20nm。上势垒层70或者是由AlSb和InAlAs组成的复合势垒，其中AlSb厚度为1. 2nm lOnm, InAlAs厚度为2nm 1011111，其h的摩尔含量为0. 2 0. 6。上势垒层70或者是由 InAlSb和InAlAs组成的复合势垒，或者是由AlfeiSb和InAlAs组成的复合势垒。InAlAs层 的作用在于它可以作为空穴的势垒以增强势垒层的绝缘属性；此外，它也作为一个刻蚀终 止层使得栅凹槽刻蚀能够实现，同时也可以作为保护层保护下面的AlSb层防止其被氧化。在本发明中，帽层80或者是非故意掺杂的InAs，或者是η型掺杂的InAs，其厚度 为O 30nm。通过采用η型掺杂的InAs特别是η+型掺杂InAs冒层可以改变源端InAs沟 道层的电子浓度，同时获得低的源极电阻(Rs)和低的阈值电压(Vth)。低的源极电阻是好 的高频、高速性能所需要的，而低的阈值电压将使器件在低的漏极电压下工作，从而实现低 的功率损耗。基于图1至图4所述的锑化物高电子迁移率晶体管，图5示出了本发明制造锑化 物高电子迁移率晶体管的方法流程图，包括如下步骤步骤1 选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；
步骤2 在复合缓冲层上生长锑化物下势垒层，其生长厚度为0 300nm ；步骤3 在锑化物下势垒层上生长沟道层，其厚度为5nm 30nm，如果沟道层是 InAs，其生长温度在450°C 550°C之间，如果沟道层是InAsSb，其生长温度在370°C 520°C之间；步骤4 在沟道层上生长锑化物隔离层，其厚度为2nm 15nm，其生长温度在 450550°C之间；步骤5 在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其 厚度为6 A~24 A,生长温度在350°C 450°C之间；如果掺杂层是Te的δ掺杂，生长温度 和生长沟道层时温度相同；步骤6 在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是 AlGaSb,或者是Al釙、InAlSb或Alfe^b与InAlAs组成的复合势垒层；步骤7 在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是η型掺杂 的InAs，该帽层厚度为0 30nm。上述步骤1中所述复合缓冲层具有第一复合缓冲层结构21，其包括GaAs、AlAs, AlSb和AlfeiSb ；或者具有第二复合缓冲层结构22，其包括GaAs、低温AlSb、GaSb, AlSb和 AlGaSb ；或者具有第三复合缓冲层结构23，其包括GaAS、90°界面失配位错阵列形成层、 GaSb、AlSb 和 AlGaSb。上述第二复合缓冲层结构22包括一 GaAs 缓冲层 220;一生长在GaAs缓冲层220上的低温ABb初始层221 ；一生长在低温AlSb初始层221上的feiSb缓冲层222 ；一生长在feiSb缓冲层222上的AlSb缓冲层223 ；以及一生长在ABb缓冲层223上的Alfe^b缓冲层224。上述低温AlSb初始层221的厚度为1个单分子层 20nm ；低温AlSb初始层221 的生长温度在400°C 550°C之间。上述第三复合缓冲层结构23包括一 GaAs 缓冲层 230;一生长在GaAs缓冲层230上的90°界面失配位错阵列形成层231 ；一生长在90°界面失配位错阵列形成层231上的( 缓冲层232 ；一生长在feiSb缓冲层232上的AlSb缓冲层233 ；以及一生长在ABb缓冲层233上的Alfe^b缓冲层234。上述90°界面失配位错阵列形成层231的生长过程中，生长温度为400°C 550°C 之间，且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时间。上述步骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型被控制生 成InSb界面。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详 细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡 在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保 护范围之内。
权利要求
1.一种锑化物高电子迁移率晶体管，其特征在于，包括 一衬底(10)；一复合缓冲层(20)，该复合缓冲层00)生长在衬底(10)上；一锑化物下势垒层(30)，该锑化物下势垒层(30)生长在复合缓冲层00)上；一沟道层(40)，该沟道层00)生长在锑化物下势垒层(30)上；一锑化物隔离层(50)，该锑化物隔离层(50)生长在沟道层00)上；一掺杂层(60)，该掺杂层(60)生长在锑化物隔离层(50)上；一上势垒层(70)，该上势垒层(70)生长在掺杂层(60)上；一帽层(80)，该帽层(80)生长在上势垒层(70)上。
2.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述衬底(10)为 GaAs衬底，或者为InP衬底，或者为Si衬底。
3.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述复合缓冲层 (20)具有第一复合缓冲层结构(21)，其包括GaAs、AlAs、AlSb和AKiaSb;或者具有第二复 合缓冲层结构0 ，其包括GaAs、低温AlSb、GaSb、AlSb和AlfeiSb ；或者具有第三复合缓冲 层结构(23)，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和AlfeiSb。
4.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，所述第一复合缓 冲层结构包括一 GaAs 缓冲层(210)；一 AlAs缓冲层011)，该AlAs缓冲层Qll)生长在GaAs缓冲层(210)上； 一 AlSb缓冲层(212)，该AlSb缓冲层(212)生长在AlAs缓冲层(211)上；以及 一 Alfe^b缓冲层(213)，该AlfeiSb缓冲层(213)生长在ABb缓冲层(212)上。
5.根据权利要求4所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲层 (210)的厚度为100 500nm，所述AlAs缓冲层(211)的厚度为0 lOOnm，所述ABb缓冲 层Q12)的厚度为0 3. 0 μ m，所述AlfeiSb缓冲层Q13)的厚度为200nm 3. 0 μ m，且在 AlGaSb缓冲层013)中fei的摩尔含量为0 0. 5。
6.根据权利要求4所述的锑化物高电子迁移率晶体管，其特征在于，当AlSb缓冲层 (212)的厚度为1 μ m 3. Oym时，AlGaSb缓冲层(213)的厚度为200nm 500nm ；当AlSb 缓冲层012)的厚度为0 μ m时，AlGaSb缓冲层Q13)的厚度为1 3. 0 μ m。
7.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，所述第二复合缓 冲层结构02)包括一 GaAs 缓冲层(220)；一生长在GaAs缓冲层(220)上的低温AlSb初始层Q21)； 一生长在低温AlSb初始层(221)上的feiSb缓冲层022)； 一生长在G沾b缓冲层(222)上的AlSb缓冲层(223)；以及 一生长在AlSb缓冲层(22 上的AlfeiSb缓冲层OM)。
8.根据权利要求7所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲层 (220)的厚度为100 500nm，所述低温AlSb初始层Q21)的厚度为1个单分子层 20nm， 所述( 缓冲层(222)的厚度为0 500nm，所述ABb缓冲层(223)的厚度为0 500nm， 所述AlGaSb缓冲层(224)的厚度为200nm 2. 0 μ m，且在AlGaSb缓冲层(224)中Ga的摩尔含量为0 0.5。
9.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，所述第二复合缓 冲层结构02)包括一 GaAs 缓冲层(220')；一低温AlSb初始层)，该低温AlSb初始层)生长在GaAs缓冲层Q20')上；一 feiSb缓冲层022' )，feiSb缓冲层022')生长在低温AlSb初始层)上; 一 AlSb缓冲层023 ‘)，该ABb缓冲层023 ‘)生长在( 缓冲层Q22 ‘)上； InSb量子点层0 ')，该MSb量子点层0 ')生长在AlSb缓冲层023')上；以及一生长在量子点层0 ')上的Alfe^b缓冲层025')。
10.根据权利要求3所述的锑化物高电子迁移率晶体管，其特征在于，所述第三复合缓 冲层结构03)包括一 GaAs 缓冲层(230)；一 90°界面失配位错阵列形成层031)，该90°界面失配位错阵列形成层031)生长 在GaAs缓冲层(230)上；一 (iaSb缓冲层032)，该(iaSb缓冲层(23 生长在90°界面失配位错阵列形成层 (231)上；一 AlSb缓冲层(233)，该AlSb缓冲层(233)生长在feiSb缓冲层(232)上；以及 一 Alfe^b缓冲层(234)，该AlfeiSb缓冲层(234)生长在ABb缓冲层(233)上。
11.根据权利要求10所述的锑化物高电子迁移率晶体管，其特征在于，所述GaAs缓冲 层(230)的厚度为100-500^1^^^^90°界面失配位错阵列形成层(231)是( ，该90° 界面失配位错阵列形成层031)的厚度为1个单分子层 lOnm，所述(iaSb缓冲层(232)的 厚度为O 500nm，所述ABb缓冲层Q33)的厚度为O 500nm，所述Alfe^b缓冲层(234) 的厚度为200nm 3. O μ m。
12.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述复合缓冲层 (20)采用超晶格插入层，该超晶格插入层是feSb/AlSb，或者该超晶格插入层是两种锑化 物三元合金AlGaSb、AnnSb、GaInSb、AlAsSb、GaAsSb或InAsSb所组成的超晶格，或者是上 述锑化物三元合金与锑化物二元合金所组成的超晶格。
13.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述锑化物下势 垒层(30)是AlSb，或者是AKiaSb，或者是InAlSb，该锑化物下势垒层(30)的厚度为O 300nm ；对于AlGaSb，Ga的摩尔含量为O 0. 5 ；对于InAlSb，In的摩尔含量为O 0. 5。
14.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述沟道层GO) 是InAs，或者是InAsSb，或者是hSb，其厚度为5nm 30nm。
15.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述锑化物隔离 层(50)是AlSb，或者是InAlSb，或者是AlfeiSb，其厚度为2nm 15nm。
16.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述掺杂层(60) 是Si平面掺杂的InAs层，其厚度为6人 24人；或者该掺杂层(60)是Te的δ掺杂。
17.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层(70)是AlSb，或者是InAlSb，或者是AlGaSb，其厚度为2nm 20nm。
18.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层 (70)是由AlSb和InAlAs组成的复合势垒，其中AlSb厚度为1. 2nm 10nm，InAlAs厚度 为aim 10nm，在InAlAs中In的摩尔含量为0. 2 0. 6。
19.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述上势垒层 (70)是由InAlSb和InAlAs组成的复合势垒，或者是由AlfeiSb和InAlAs组成的复合势垒。
20.根据权利要求1所述的锑化物高电子迁移率晶体管，其特征在于，所述帽层(80)是 非故意掺杂的InAs，或者是η型掺杂的InAs，其厚度为O 30nm。
21.一种制造权利要求1所述的锑化物高电子迁移率晶体管的方法，其特征在于，包括 以下步骤步骤1 选择衬底，在衬底晶面上采用MBE、MOCVD或UHVCVD法生长复合缓冲层；步骤2 在复合缓冲层上生长锑化物下势垒层，其生长厚度为O 300nm ；步骤3 在锑化物下势垒层上生长沟道层，其厚度为5nm 30nm，如果沟道层是InAs， 其生长温度在450°C 550°C之间，如果沟道层是InAsSb，其生长温度在370°C 520°C之 间；步骤4 在沟道层上生长锑化物隔离层，其厚度为2nm 15nm，其生长温度在450°C 550°C之间；步骤5 在锑化物隔离层上生长掺杂层，如果掺杂层是Si平面掺杂的InAs层，其厚度 为6 A 24人，生长温度在:350°C 450°C之间；如果掺杂层是Te的δ掺杂，生长温度和生 长沟道层时温度相同；步骤6 在掺杂层上面生长上势垒层，上势垒层是AlSb，或者是InAlSb，或者是AlfeiSb， 或者是AlSb、InAlSb或AlfeiSb与InAlAs组成的复合势垒层；步骤7 在上势垒层的上面生长帽层，帽层是非故意掺杂的InAs，或者是η型掺杂的 InAs，该帽层厚度为O 30nm。
22.根据权利要求21所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，步 骤1中所述复合缓冲层具有第一复合缓冲层结构(21)，其包括GaAs、AlAs、AlSb和AlfeiSb ； 或者具有第二复合缓冲层结构0 ，其包括GaAs、低温AlSb、GaSb, AlSb和Alfe^b ；或者 具有第三复合缓冲层结构(23)，其包括GaAs、90°界面失配位错阵列形成层、GaSb、AlSb和 AWaSb。
23.根据权利要求22所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所 述第一复合缓冲层结构包括一 GaAs 缓冲层(210)；一生长在GaAs缓冲层(210)上的AlAs缓冲层Qll)；一生长在AlAs缓冲层011)上的AlSb缓冲层012)；以及一生长在AlSb缓冲层(212)上的AlGaSb缓冲层(213)。
24.根据权利要求22所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所 述第二复合缓冲层结构02)包括一 GaAs 缓冲层(220)；一生长在GaAs缓冲层(220)上的低温AlSb初始层Q21)；一生长在低温AlSb初始层(221)上的feiSb缓冲层022)；一生长在G沾b缓冲层(222)上的AlSb缓冲层(223)；以及一生长在AlSb缓冲层(22 上的AlfeiSb缓冲层QM)。
25.根据权利要求M所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所 述低温AlSb初始层021)的厚度为1个单分子层 20nm;低温AlSb初始层Q21)的生长 温度在400°C 550°C之间。
26.根据权利要求22所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所 述第三复合缓冲层结构03)包括一 GaAs 缓冲层(230)；一生长在GaAs缓冲层(230)上的90°界面失配位错阵列形成层031)；一生长在90°界面失配位错阵列形成层(231)上的feiSb缓冲层032)；一生长在feiSb缓冲层(23 上的AlSb缓冲层033)；以及一生长在AlSb缓冲层(23 上的AlfeiSb缓冲层034)。
27.根据权利要求沈所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，所 述的90°界面失配位错阵列形成层031)的生长过程中，生长温度为400°C 550°C之间， 且生长之前要先打开锑源炉，使衬底先在锑束流下预处理一段时间。
28.根据权利要求21所述的锑化物高电子迁移率晶体管的制造方法，其特征在于，步 骤3中所述沟道层在生长时，该沟道层与势垒层之间的界面类型被控制生成MSb界面。
全文摘要
本发明公开了一种锑化物高电子迁移率晶体管，包括一衬底；一复合缓冲层，该复合缓冲层生长在衬底上；一锑化物下势垒层，该锑化物下势垒层生长在复合缓冲层上；一沟道层，该沟道层生长在锑化物下势垒层上；一锑化物隔离层，该锑化物隔离层生长在沟道层上；一掺杂层，该掺杂层生长在锑化物隔离层上；一上势垒层，该上势垒层生长在掺杂层上；一帽层，该帽层生长在上势垒层上。本发明同时公开了一种制造锑化物高电子迁移率晶体管的方法。利用本发明，通过采用复合缓冲层，使得晶体管结构材料的质量获得很大的提高，可获得更好的沟道电子输运特性，提高器件的输出特性，充分发挥该种器件的高频、高速、低功耗特性，有效提高了器件的稳定性和可靠性。
文档编号H01L29/06GK102054862SQ20091023670
公开日2011年5月11日 申请日期2009年10月28日 优先权日2009年10月28日
发明者张杨, 曾一平, 李彦波 申请人:中国科学院半导体研究所