专利名称：一种氧氮氧多晶硅层间介质湿法刻蚀方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种氧氮氧多晶硅层间介质湿法刻蚀方 法。
背景技术：
目前，电子式可擦写只读存储器(Electrically Erasable Programmab 1 eRead-0n 1 y-Memory, EEPROM)是最典型的电可改写非挥发性存储器之一， 是80年代以来发展起来的一种非挥发性半导体存储器，它具有电可编程、可擦写、使用灵 活等优点。EEPROM芯片包括存储单元区和外围电路区等组成部分，在EEPROM芯片的制 造过程中，一般会在存储单元区和外围电路区同时生长器件层，然后根据不同功能的需要 通过光刻和刻蚀等步骤形成存储单元区和外围电路区的不同结构。EEPROM存储单元区 的结构简化剖面示意图如图1所示，包括在晶圆100器件面浮栅(Float Gate, FG)氧化 层101、浮栅氧化层101上的浮栅102，浮栅102之上并包裹住浮栅102的台阶状氧氮氧 (Oxide-Nitride-Oxide, 0N0)多晶硅层间介质 GnterpolyDielectric，IPD)以及 0N0 IPD 上方的控制栅106 (Control Gate, CG)，其中ONO IPD从上到下依次为上氧化层105、氮化层 104和下氧化层103。在EEPROM存储单元区中，0Ν0 IPD起到隔离控制栅和浮栅的电容介 质层的作用，尤其中间的氮化层作为电子捕获层，因此对EEPROM存储单元区的性能有决定 性作用。图2为现有技术EEPROM存储单元区制作方法流程图，图3a 3d为现有技术 EEPROM存储单元区制作的结构简化剖面示意图步骤11、晶圆器件面依次沉积氧化层和多晶硅层；步骤12、如图3a所示，晶圆100器件面光刻和刻蚀后形成TO氧化层101、浮栅 102 ；本步骤中的光刻和刻蚀是指，先在晶圆100器件面涂抹一层光刻胶，然后按照需 要的掩模板图案进行曝光和显影使光刻胶图案化，然后对晶圆100器件面没有被光刻胶图 案覆盖的部分进行刻蚀，在EEPROM存储单元区形成re氧化层101、浮栅102，最后清洗残留 在晶圆100器件面的光刻胶；步骤13、如图北所示，在晶圆100器件面和浮栅102依次沉积0N0 IPD和多晶硅 层106，其中多晶硅层间介质由上中下三层材料介质构成，从下到上依次为下氧化层103、 氮化层104和上氧化层105 ；本步骤中，沉积的0N0 IPD完全包裹住浮栅102并呈台阶状。步骤14、如图3c所示，光刻和干法刻蚀多晶硅层106以及多晶硅层间介质的上氧 化层，形成CG107，露出0N0 IPD的上氧化层侧壁和部分氧化层；本步骤中的光刻和干法刻蚀是指，先在晶圆100器件面和多晶硅层106上形成一 层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，所述图案化的光 刻胶暴露出位于晶圆器件面边缘的部分多晶硅层；然后对多晶硅层106和上氧化层105没有被光刻胶图案覆盖的部分进行干法刻蚀，在EEPROM存储单元区形成CG107，最后清洗残 留在晶圆100器件面和CG107的光刻胶；由于在EEPROM制造过程中，ONO IPD的氮化层厚度变得非常薄，而且，为避免损伤 晶圆的硅衬底，形成CG107的干法刻蚀必须在氮化层上表面停止，因此，使得本步骤中CG刻 蚀的控制更加困难。步骤15、磷酸湿法刻蚀去除ONO IPD的氮化层。本步骤中，湿法刻蚀是利用步骤14中光刻后留下光刻窗口作为掩膜进行的，光刻 窗口是指上一步骤14中光刻留下的光刻胶；本步骤中，由于磷酸对氮化物的湿法刻蚀是各向同性的，因此磷酸在湿法刻蚀没 有被光刻胶覆盖的靠近ONO IPD的上氧化硅侧墙的ONO IPD的氮化层部分时，不仅会纵向 减小这部分ONO IPD的氮化层厚度，还会横向侵蚀CG下方的氮化层。步骤16、刻蚀ONO IPD的下氧化层。由上述EEPROM存储单元区制造过程可知，在CG刻蚀后，需要一次磷酸湿法刻蚀去 除ONO IPD中的氮化层。此外，在EEPROM存储单元区形成后，还要定义和制造外围电路区 的器件。其中，在刻蚀外围电路区的多晶硅层栅极之前，整个EEPROM芯片的晶圆器件面都 需要先生长一层氮氧化硅抗反射氧化层，然后再涂抹光刻胶进行光刻。因此在外围电路区 的多晶硅层栅极刻蚀后还需要再一次用磷酸湿法刻蚀整个EEPROM芯片的晶圆器件面去除 残留的氮氧化硅层。在以上两次磷酸湿法刻蚀中，EEPROM存储单元区CG下方的ONO IPD的 氮化层都不可避免地会受到侵蚀。综上所述，在传统的EEPROM制造过程中，在EEPROM存储单元区CG刻蚀后和外围 电路区多晶硅层栅极刻蚀后，都要再进行一次磷酸湿法刻蚀以分别去除氮化层和氮氧化 硅。由于湿法刻蚀各相同性的特点，磷酸湿法刻蚀氮化硅会在横向和纵向方向上同时进行。 因此，上述两次磷酸湿法刻蚀都会对CG下方ONO IPD的氮化层造成严重的侵蚀。EEPROM的 失效分析图像显示，CG下方ONO IPD的氮化层受到了严重侵蚀，这种侵蚀会导致EEPROM器 件的可靠性故障(reliabilityfailure)。
发明内容
有鉴于此，本发明解决的技术问题是磷酸湿法刻蚀氮化层和氮氧化硅会对 EEPROM的存储单元区的控制栅下方氧氮氧多晶硅层间介质的氮化层造成严重侵蚀，导致器 件可靠性故障。为解决上述问题，本发明的技术方案具体是这样实现的一种湿法刻蚀方法，该方法包括晶圆器件面依次沉积氧化层和多晶硅层；在所述晶圆器件面光刻和刻蚀形成浮栅氧化层和浮栅；在所述晶圆的器件面和浮栅依次沉积多晶硅层间介质和控制栅多晶硅层，其中， 多晶硅层间介质包括上氧化层，氮化层和下氧化层三部分；在所述晶圆器件面和控制栅多晶硅层光刻和干法刻蚀形成控制栅侧壁和多晶硅 层间介质的上氧化层侧壁；在所述晶圆器件面、控制栅多晶硅层、控制栅侧壁、多晶硅层间介质的上氧化层侧壁和氮化层沉积氮化硅层；湿法刻蚀所述氮化硅层，在控制栅侧壁和多晶硅层间介质的上氧化层侧壁上形成 氮化硅侧墙。所述沉积氮化硅层的厚度范围为300埃到500埃之间。所述湿法刻蚀是用磷酸湿法刻蚀。所述湿法刻蚀去除晶圆器件面和控制栅多晶硅层上沉积的氮化硅层。所述形成氮化硅侧墙是上小下大的氮化硅斜坡。所述形成氮化硅侧墙的底部横向厚度范围为150埃到200埃之间。由上述的技术方案可见，本发明提出一种氧氮氧多晶硅层间介质湿法刻蚀方法， 在控制栅侧壁和ONO IPD的上氧化层侧壁上形成的氮化硅斜坡会遮蔽靠近控制栅下方的 ONO IPD的氮化层，在磷酸湿法刻蚀时，各相同性的磷酸湿法刻蚀会先刻蚀氮化硅斜坡，无 法直接刻蚀靠近控制栅下方的ONO IPD的氮化层，从而保护了控制栅下方的ONO IPD中氮 化层。该方法能避免磷酸湿法刻蚀步骤对EEPROM的存储单元区的CG下方的ONO IPD中氮 化层的侵蚀。
图1为EEPROM存储单元区的结构简化剖面示意图；图2为现有技术EEPROM存储单元区制作方法流程图；图3a 3c为现有技术EEPROM存储单元区制作的结构简化剖面示意图；图4为本发明EEPROM存储单元区制作方法流程图；图fe k为本发明EEPROM存储单元区制作的结构简化剖面示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。图4为本发明EEPROM存储单元区制作方法流程图，图fe k为本发明EEPROM 存储单元区制作的结构简化剖面示意图步骤401、在晶圆器件面依次沉积氧化层和多晶硅层；步骤402、如图fe所示，在晶圆100器件面光刻和刻蚀后形成re氧化层101、浮栅 102 ；本步骤中的光刻和刻蚀是指，先在晶圆100器件面涂抹一层光刻胶，然后按照需 要的掩模板图案进行曝光和显影使光刻胶图案化，然后对晶圆100器件面没有被光刻胶图 案覆盖的部分进行刻蚀，在EEPROM存储单元区形成re氧化层101、浮栅102，最后清洗残留 在晶圆100器件面的光刻胶；步骤403、如图恥所示，在晶圆100器件面和浮栅102依次沉积氧氮氧多晶硅层间 介质、多晶硅层106，其中，氧氮氧多晶硅层间介质由上中下三层介质构成，分别为下氧化层 103、氮化层104和上氧化层105 ；本步骤中，沉积的氧氮氧多晶硅层间介质完全包裹住浮栅102并呈台阶状。步骤404、如图5c所示，光刻和干法刻蚀多晶硅层106以及多晶硅层间介质的上氧化层，形成CG107，露出ONO IPD的上氧化层侧壁和部分氧化层；本步骤中的光刻和干法刻蚀是指，先在晶圆100器件面和多晶硅层106上形成一 层光刻胶，然后按照需要的掩模板图案进行曝光和显影使光刻胶图案化，所述图案化的光 刻胶暴露出位于晶圆器件面边缘的部分多晶硅层；然后对多晶硅层106和上氧化层105没 有被光刻胶图案覆盖的部分进行干法刻蚀，在EEPROM存储单元区形成CG 107，最后清洗残 留在晶圆100器件面和CG107的光刻胶；本步骤中，干法刻蚀在刻蚀完多晶硅层后还要继续刻蚀ONO IPD的上氧化层105， 最终停止在ONO IPD氮化层104。由于在EEPROM制造过程中，ONO IPD的氮化层厚度变得 非常薄，而且，为避免损伤晶圆的硅衬底，CG刻蚀必须在氮化层上表面停止，因此，使得本步 骤中形成CG的干法刻蚀的控制更加困难。步骤405、晶圆器件面、CG、上氧化层侧壁和部分氮化层沉积氮化硅层107，得到如 图5d所示的结构，包括晶圆100器件面、CG107、上氧化层105、ONO IPD氮化层104和氮化 硅层108 ；本步骤中，沉积氮化硅层108的厚度范围为300埃到500埃之间。步骤406、湿法刻蚀氮化硅层形成氮化硅侧墙109，如图k EEPROM的存储单元区 侧墙的局部放大图所示，在CG侧壁和ONO IPD的上氧化层侧壁形成氮化硅斜坡，作为CG和 ONO IPD的保护侧墙；本步骤中，氮化硅层的湿法刻蚀是用磷酸湿法刻蚀(Blanket Kch)，由于磷酸湿 法腐蚀在台阶尖角处的刻蚀速度大于单一的横向和纵向刻蚀速率，因此根据步骤405中沉 积的氮化硅层厚度和湿法刻蚀速度，通过控制刻蚀时间，就会在CG侧壁和ONO IPD的上氧 化层侧壁自然形成一个上小下大的氮化硅斜坡。本步骤中，除了在CG侧壁和ONO IPD的上氧化层侧壁会形成氮化硅斜坡，在CG多 晶硅层的台阶侧壁处也会形成氮化硅斜坡，但此处的氮化硅斜坡对EEPROM的器件功能和 结构都没有影响。本步骤中，形成的氮化层侧墙108底部横向厚度范围为150埃到200埃之间。步骤407、磷酸湿法刻蚀去除ONO IPD的氮化层；本步骤中，湿法刻蚀是利用步骤404中光刻后留下光刻窗口作为掩膜进行的，光 刻窗口是指上一步骤404中光刻留下的光刻胶；本步骤中，由于覆盖在CG和IPD侧墙的氮化硅侧墙的保护，磷酸湿法刻蚀就会先 刻蚀氮化硅侧墙，无法直接侵蚀CG下方ONO IPD的氮化层。步骤408、刻蚀ONO IPD的下氧化层。由上述步骤可知，在CG刻蚀后，需要一次磷酸湿法刻蚀去除侧墙ONO中的氮化层。 此外，在EEPROM存储单元区形成后，还要定义和制造外围电路区的器件。其中，在刻蚀外围 电路区的多晶硅层栅极之前，整个EEPROM芯片的晶圆器件面都需要先生长一层氮氧化硅 抗反射氧化层，然后再涂抹光刻胶进行光刻。因此在外围电路区的多晶硅层栅极刻蚀后还 需要再一次用磷酸湿法刻蚀整个EEPROM芯片的晶圆器件面去除残留的氮氧化硅层。在以 上两次磷酸湿法刻蚀中，由于覆盖在控制栅侧壁和多晶硅层间介质的上氧化层侧壁上的氮 化硅斜坡会遮蔽靠近控制栅下方的ONO IPD的氮化层，因此在磷酸湿法刻蚀时，各相同性的 磷酸湿法刻蚀会先刻蚀氮化硅斜坡，无法直接刻蚀靠近控制栅下方的ONO IPD的氮化层，从而保护了控制栅下方的ONO IPD中氮化层。即使上述氮化层侧墙在两次磷酸湿法刻蚀后可 能仍有部分残留，也不会影响EEPROM的器件性能和结构。本发明不仅可以用于避免EEPROM存储单元区多晶硅层CG下方的ONO IPD氮化 层在磷酸湿法刻蚀过程中受到侵蚀的情况，还可以用于所有需要避免磷酸湿法刻蚀对器件 ONO IPD的氮化层造成侵蚀的情况。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
1.一种氧氮氧多晶硅层间介质湿法刻蚀方法，该方法包括晶圆器件面依次沉积氧化层和多晶硅层；依次刻蚀多晶硅层和氧化层，形成浮栅和浮栅氧化层；在所述晶圆的器件面和浮栅依次沉积氧氮氧多晶硅层间介质和控制栅多晶硅层，其中 氧氮氧多晶硅层间介质包括上氧化层，氮化层和下氧化层三部分；干法刻蚀控制栅多晶硅层和氧氮氧多晶硅层间介质的上氧化层，形成控制栅，露出上 氧化层侧壁和部分氮化层；在所述晶圆器件面、控制栅、上氧化层侧壁和部分氮化层上沉积氮化硅层；湿法刻蚀所述氮化硅层，在控制栅侧壁和上氧化层侧壁上形成氮化硅侧墙。
2.如权利要求1所述的方法，其特征在于所述沉积氮化硅层的厚度范围为300埃到 500埃之间。
3.如权利要求1所述的方法，其特征在于所述湿法刻蚀是用磷酸湿法刻蚀。
4.如权利要求1所述的方法，其特征在于所述湿法刻蚀去除晶圆器件面和控制栅多 晶硅层上沉积的氮化硅层。
5.如权利要求1所述的方法，其特征在于所述形成氮化硅侧墙是上小下大的氮化硅 斜坡。
6.如权利要求1所述的方法，其特征在于所述形成氮化硅侧墙的底部横向厚度范围 为150埃到200埃之间。
全文摘要
本发明公开了一种氧氮氧多晶硅层间介质湿法刻蚀方法，该方法包括首先在晶圆器件面依次沉积氧化层和多晶硅层后光刻和刻蚀形成浮栅氧化层和浮栅，其次沉积多晶硅层间介质和控制栅多晶硅层并光刻和干法刻蚀形成控制栅侧壁和多晶硅层间介质的上氧化层侧壁，再次在晶圆器件面、控制栅多晶硅层、控制栅侧壁、多晶硅层间介质的上氧化层侧壁和氮化层沉积氮化硅层，最后湿法刻蚀所述氮化硅层，在控制栅侧壁和多晶硅层间介质的上氧化层侧壁上形成氮化硅侧墙。本发明提供的方法能够避免磷酸湿法刻蚀氮化层和氮氧化硅时，对EEPROM的存储单元区的控制栅下方的氮化层造成严重侵蚀，导致器件可靠性故障。
文档编号H01L21/28GK102117777SQ20101002252
公开日2011年7月6日 申请日期2010年1月4日 优先权日2010年1月4日
发明者彭坤, 詹奕鹏, 韩启成 申请人:中芯国际集成电路制造(上海)有限公司