专利名称：集成电路晶圆切割方法
技术领域：
本发明是关于一种集成电路晶圆切割方法，其中可通过集成电路晶圆切割方法形成集成电路晶粒。
背景技术：
硅晶圆是目前制作集成电路的基底材料(Substrate)，通过集成电路制造技术，经过一系列繁复的化学、物理和光学程序，完成的集成电路晶圆上可产生出数以千、百计的晶粒(die)。这些晶粒经由测试、切割、封装等过程，可进一步成为一颗颗具有各种功能的集成电路产品。如图IA及图IA中区域80的PP切面放大的图IB所示的已知技术，已知集成电路晶圆90包含晶圆基板100、复数个集成电路300、复数个测试键400及保护层500。已知技术进行晶圆切割时通常是以切割刀沿相邻的集成电路300间的路径对集成电路晶圆90施外力K。由于切割时仅是以切割刀直接对集成电路晶圆90进行切割，因此，集成电路晶圆 90会受切割应力破坏而产生有裂痕及损坏的情形。以上集成电路晶圆切割方法有改善的空间。
发明内容
本发明的主要目的为提供一种集成电路晶圆切割方法，具有较佳的集成电路晶圆切割良率。本发明的集成电路晶圆切割方法，包含以下步骤于晶圆基板形成复数个集成电路；于集成电路上方形成图案化保护层；以及使用图案化保护层做为遮罩，蚀刻穿晶圆基板，以形成复数个集成电路晶粒。其中，图案化保护层较佳是光阻。图案化保护层的形成步骤包含形成光阻层以覆盖晶圆基板；使用光罩，对光阻层进行曝光；以及对光阻层进行显影，以形成图案化保护层。蚀刻步骤包含使用干式或湿式蚀刻工艺。集成电路晶圆切割方法进一步包含在蚀刻步骤前，将晶圆基板的另一侧粘附于支撑件。集成电路晶圆切割方法进一步包含在蚀刻步骤后，将复数个集成电路晶粒与支撑件分离。集成电路晶圆切割方法于形成图案化保护层之前，进一步包含形成一隔离层以覆盖晶圆基板的集成电路。
图IA及图IB为已知技术示意图；图2为本发明实施例流程图；图3A及图:3B所示为本发明于晶圆基板上形成集成电路的实施例示意图；图4A及图4B为本发明实施例形成图案化保护层示意图；图5A及图5B为本发明实施例具有图案化保护层示意3
图6为本发明实施例所形成集成电路晶粒的示意图；图7为本发明不同实施例流程图；图8A及图8B为本发明实施例晶圆基板的另一侧粘附于支撑件的示意图；图9为本发明较佳实施例流程图；图10为本发明实施例隔离层覆盖晶圆基板的示意图；图IlA为本发明较佳实施例图案化保护层形成于集成电路上方的示意图；以及图IlB为本发明较佳实施例形成的集成电路晶粒的示意图。主要元件符号说明100晶圆基板300集成电路310集成电路晶粒311集成电路晶粒400测试键500保护层510光阻层511图案化保护层520隔离层666 光罩600 沟槽80 区域800 区域888支撑件90集成电路晶圆K夕卜力
具体实施例方式如图2所示，本发明的集成电路晶圆切割方法，包含步骤1010，于晶圆基板形成复数个集成电路。具体而言，是以重复施以热工艺、沈积、微影、蚀刻等半导体程序，于晶圆基板100上形成集成电路300如图3A及图:3B所示。步骤1030，于集成电路上方形成图案化保护层。图案化保护层较佳是为光阻。具体而言，图案化保护层的形成步骤包含如图4A所示形成光阻层510以覆盖晶圆基板100 ； 如图4B所示使用光罩666，对光阻层510进行曝光；以及对光阻层510进行显影，以形成如图5A及图5B所示的图案化保护层511。其中，图4A所示的光阻层510较佳是以旋转涂布的方式覆盖晶圆基板100及其表面的集成电路300。图5A及图5B所示的图案化保护层511 是具有复数条沟槽600的已显影的光阻层510。其中，复数条沟槽600以自图案化保护层 511表面向下延伸的方式形成于集成电路300之间，而图案化保护层511则覆盖于集成电路 300。步骤1050，使用图案化保护层做为遮罩，蚀刻穿晶圆基板，以形成复数个集成电路晶粒。具体而言，是使用干式或湿式蚀刻工艺，蚀刻穿如图6所示的晶圆基板100，以形成复数个分离的集成电路晶粒310。通过以上步骤，本发明的集成电路晶圆切割方法无须使用刀具，即可形成复数个集成电路晶粒310。因此，可有效避免集成电路晶圆会受切割应力破坏而产生裂痕及损坏的情形。进一步而言，由于本发明的集成电路晶圆切割方法是使用蚀刻工艺进行切割，故在步骤1010于晶圆基板100形成复数个集成电路300时，集成电路300的间距可缩小，进而提升单位面积的集成电路晶粒310产量。此外，已知技术为了切割操作的方便，集成电路晶粒通常需以矩阵排列且大小需相同，本发明亦无此限制。在如图7所示的不同实施例中，为了工艺操作上的方便，本发明的集成电路晶圆切割方法进一步包含步骤1040，在步骤1050前，如图8A所示将晶圆基板100的另一侧粘附于支撑件888 ；以及步骤1060，在步骤1050后，将复数个集成电路晶粒310与支撑件888 分离。具体而言，特别是步骤1050采用湿式蚀刻工艺时，晶圆基板100在被蚀刻穿后，形成的复数个分离的集成电路晶粒310会散布在蚀刻液中，造成收集上的困难。在进行蚀刻前先将晶圆基板100的另一侧粘附于支撑件888，可使晶圆基板100蚀刻穿后形成的复数个分离的集成电路晶粒310黏附而如图8B所示停留在支撑件888表面，不致散布在蚀刻液中。 其中，支撑件888较佳为胶带。然而在不同实施例中，支撑件888可以为可耐受蚀刻液侵蚀的物体。在如图9所示的较佳实施例中，集成电路晶圆切割方法进一步包含步骤1020，于步骤1030之前，形成一隔离层以覆盖晶圆基板的集成电路。具体而言，隔离层520是如图 10所示覆盖晶圆基板100及其表面的集成电路300。换言之，在此较佳实施例中，经过步骤 1030后，图案化保护层511会如图IlA所示形成于集成电路300及隔离层520上方。再经过步骤1050后，则形成如图IlB所示的集成电路晶粒311。虽然前述的描述及图式已揭示本发明的较佳实施例，必须了解到各种增添、许多修改和取代可能使用于本发明较佳实施例，而不会脱离如所附申请专利范围所界定的本发明原理的精神及范围。熟悉本发明所属技术领域的普通技术人员将可体会，本发明可使用于许多形式、结构、布置、比例、材料、元件和组件的修改。因此，本文于此所揭示的实施例应被视为用以说明本发明，而非用以限制本发明。本发明的范围应由后附申请专利范围所界定，并涵盖其合法均等物，并不限于先前的描述。
权利要求
1.一种集成电路晶圆切割方法，包含以下步骤 于一晶圆基板形成复数个集成电路；于该些集成电路上方形成一图案化保护层；以及使用该图案化保护层做为遮罩，蚀刻穿该晶圆基板，以形成复数个集成电路晶粒。
2.如权利要求1所述的集成电路晶圆切割方法，其中该图案化保护层是光阻。
3.如权利要求2所述的集成电路晶圆切割方法，其中该图案化保护层的形成步骤包含形成一光阻层以覆盖该晶圆基板； 使用一光罩，对该光阻层进行曝光；以及对该光阻层进行显影，以形成该图案化保护层。
4.如权利要求1所述的集成电路晶圆切割方法，其中该蚀刻步骤包含使用干式蚀刻工艺。
5.如权利要求1所述的集成电路晶圆切割方法，其中该蚀刻步骤包含使用湿式蚀刻工艺。
6.如权利要求5所述的集成电路晶圆切割方法，进一步包含在该蚀刻步骤前，将该晶圆基板的另一侧粘附于一支撑件。
7.如权利要求6所述的集成电路晶圆切割方法，进一步包含在该蚀刻步骤后，将该复数个集成电路晶粒与该支撑件分离。
8.如权利要求1所述的集成电路晶圆切割方法，于形成该图案化保护层之前，进一步包含形成一隔离层以覆盖该晶圆基板的该些集成电路。
全文摘要
本发明提供一种集成电路晶圆切割方法，包含以下步骤于晶圆基板形成复数个集成电路；于集成电路上方形成图案化保护层；以及使用图案化保护层做为遮罩，蚀刻穿晶圆基板，以形成复数个集成电路晶粒。其中，图案化保护层较佳是光阻。图案化保护层的形成步骤包含形成光阻层以覆盖晶圆基板；使用光罩，对光阻层进行曝光；以及对光阻层进行显影，以形成图案化保护层。蚀刻步骤包含使用干式或湿式蚀刻工艺。
文档编号H01L21/78GK102237307SQ201010167230
公开日2011年11月9日 申请日期2010年4月27日 优先权日2010年4月27日
发明者黃耀生 申请人:瑞鼎科技股份有限公司