专利名称：半导体结构的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种半导体结构。
背景技术：
随着集成电路的向超大规模集成电路发展，集成电路内部的电路密度越来越大， 所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通是通过接触孔结构实现的，接触孔结构的形成包括在金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口，在开口内填入导电材料。在申请号为 200610030809. 4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。图1为一种传统的接触孔结构形成方法的流程图，图2为图1所示的传统的接触孔结构形成方法的示意图。参考图1和图2，现有的接触孔结构形成工艺具体包括如下步骤步骤SlOl，提供半导体基底10 ；步骤S102，在所述半导体基底10上形成金属层20 ；步骤S103，在所述半导体基底上形成覆盖金属层20的介质层30 ；步骤S104，刻蚀所述介质层30，直至形成暴露金属层20的接触孔40 ；步骤S105，用导电物质填充接触孔40。利用上述传统技术形成的接触孔结构，容易受到外力的作用而使得接触孔内的导电介质发生移动，使得接触孔40内的导电物质脱离其下方的金属层20，从而接触孔结构发生断路。
发明内容
本发明解决的技术问题是减少接触孔结构发生断路的可能。为解决上述问题，本发明提供了一种半导体结构，包括半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层；在所述介质层中具有暴露所述金属层的接触孔，所述接触孔内填充有导电介质；所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。优选的，所述介质层至少包括第一介质层和第二介质层，所述第一介质层位于所述第二介质层和所述半导体基底之间。优选的，所述凸起位于接触孔侧壁的所述第二介质层位置。优选的，所述介质层还包括第三介质层，所述第一介质层、第二介质层和第三介质层依次层叠排列。优选的，所述凸起位于接触孔侧壁的所述第二介质层位置或第三介质层位置。
优选的，所述第三介质层和第一介质层为同种材料。优选的，所述第一介质层的材料为二氧化硅；所述第二介质层的材料为掺杂硼磷的二氧化硅、掺杂硼的二氧化硅、掺杂磷的二氧化硅或其任意组合。优选的，所述导电介质的材料选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜的合金。半导体结构与现有技术相比，本发明主要具有以下优点本发明利用在所述接触孔的侧壁上距离所述金属层一定距离处形成凸起，这样在接触孔中填满导电介质之后，当受到外力的作用，例如沿垂直半导体基底向上的外力，则接触孔内的导电介质受到所述凸起的阻碍不容易被提起，从而使得接触孔结构不容易发生断路。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1为一种传统的接触孔结构形成方法的流程图；图2为图1所示的传统的接触孔结构形成方法的示意图；图3为本发明的半导体结构的示意图。
具体实施例方式由背景技术可知，利用传统技术形成的半导体结构，容易受到外力的作用而发生移动，使得接触孔内的导电介质脱离其下方的金属层，从而接触孔结构发生断路。本发明的发明人经过大量的实验认为在接触孔内设置阻挡接触孔内的导电介质滑动的障碍，可以减小接触孔内的导电介质发生移动的可能，从而也就减小了造成接触孔结构断路的可能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。本发明利用示意图进行详细描述，在详述本发明实施例时， 为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图3为为本发明的半导体结构的示意图。下面结合图3对本发明的半导体结构进行说明。如图3所示，本发明的半导体结构包括半导体基底100，所述半导体基底100表面具有金属层140，在所述半导体基底140上具有覆盖所述金属层140的介质层150，在所述介质层150中具有暴露所述金属层140的接触孔160 ；所述接触孔160内填充有导电介质180 ；所述接触孔160的侧壁上距离所述金属层140 —定距离处具有凸起170。其中所述介质层150可以为单层结构或者多层叠层结构，例如2层、3层或者4层、 5层等。其中所述凸起170可以为在接触孔160的刻蚀步骤中形成，也可以利用后续工艺形成。所述凸起170距离金属层140的高度可以为任意高度，因为填充在接触孔160中的导电介质180为一整体，因此该凸起170位于接触孔160的侧壁上，可以起到固定导电介质180，防止其从接触孔160中脱出的作用，因此该凸起170距离金属层140的距离越远，则效果越好。下面结合一具体实现进行说明，具体的，如图3所示，所述半导体基底100可以是单晶硅、多晶硅或非晶硅；所述半导体基底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体基底100还可以具有外延层或绝缘层上硅结构；所述的半导体基底100还可以是其它半导体材料，这里不再一一列举。在本实施例中，所述半导体基底100中具有MOS器件，其中在源极区或者漏极区上具有金属插塞120，在MOS器件的其余位置上具有绝缘介质130，在绝缘介质上层具有金属层140，所述金属层140和所述金属插塞120相连。在半导体基底100上具有覆盖所述金属层140的介质层150。所述介质层150在本实施例中优选的为3层的叠层结构，形成介质层150的步骤包括首先，在金属层140上形成第一介质层150a，所述第一介质层150a的材料可以为未掺杂的Si02。所述形成第一介质层150a的工艺可以为任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积 (PECVD)等。优选的，采用化学气相淀积，所述形成第一介质层150a的具体参考可以为反应温度为550摄氏度至700摄氏度，腔室压力为0. 1托至4托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，O2的流量为14sccm, TEOS (Si (OC2H5)4)流量为200sccm，直至形成10 埃至300埃的第一介质层150a。接着，在第一介质层150a表面形成第二介质层150b，所述第二介质层150b的材料通常选自掺杂的SiO2，例如BPSG(Borophosphosilicate glass，掺杂硼磷的二氧化硅)、 BSG(borosilicate glass，掺杂硼的二氧化硅)、PSG(Phosphosilitcate Glass，掺杂磷的二氧化硅)等。所述形成第二介质层150b的工艺可以为任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积 (PECVD)等。优选的，采用化学气相淀积。所述形成第二介质层150b的具体参数可以为反应温度为300摄氏度至1000摄氏度，腔室压力为0. 1托至4托，反应间距为5毫米至8毫米，功率为 200 瓦至 240 瓦，DCS (SiH2Cl2)流量为 IOOsccm 至 400sccm,氨气(NH3)流量为 500sccm 至1500sccm，直至形成10埃至300埃的第二介质层150b。接着，在第二介质层150b上形成第三介质层150c，所述第三介质层150c的材料可以为未掺杂的Si02。所述形成第三介质层150c的工艺可以为任何常规真空镀膜技术，比如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积 (PECVD)等。优选的，采用化学气相淀积，所述形成第三介质层150c的具体参考可以为反应温度为550摄氏度至700摄氏度，腔室压力为0. 1托至4托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，O2的流量为14sccm, TEOS (Si (OC2H5) 4)流量为200sccm,，直至形成10 埃至300埃的第三介质层150c。其中第二介质层150b的熔点低于第一介质层150a，也低于第三介质层150c，但是除上述说明中的材料之外，第一介质层150a、第二介质层150b和第三介质层150c还可以为第二介质层150b的熔点低于第一介质层150a的其它材料。所述介质层150中的接触孔160可以采用下列方法形成首先，利用光刻工艺，在介质层150表面形成具有开口的掩膜图形(未图示)。接着，以所述掩膜图形为掩膜，刻蚀介质150。刻蚀工艺可以是任何常规刻蚀技术，比如化学刻蚀或者等离子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，采用CF4、CHF3、CH2F2, CH3F, C4F8或者C5F8中的一种或者几种作为反应气体刻蚀。接触孔160侧壁上的凸起170可以采用下列方法形成对介质层150进行加热， 加热至第二介质层150b的熔点，例如加热至BSG的熔点260摄氏度左右，使得第二介质层 150b变软，从而向接触孔160内流动。而第一介质层150a和第三介质层150c因为熔点高于第二介质层150b，例如第一介质层150a和第三介质层150c为未掺杂的SiO2,熔点为600 摄氏度以上，从而不会变软流动。这样因为第二介质层150b向接触孔160内流动，因此接触孔160的侧壁在所述第二介质层150b的位置具有凸起170。该步骤中控制加热时间，使得仅仅在接触孔160侧壁的第二介质层150b位置具有凸起170，而第二介质层150b不会溶化流进接触孔内，例如在本实施例中加热时间为0至30s。在本实施例中的加热时间和加热温度仅仅是举例说明，本领域技术人员可以根据介质层的材料，来确定达到本发明目的的加热时间和加热温度。接着用导电介质填充接触孔160。所述导电介质180选自铝、银、铬、钼、镍、钯、钼、 钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜的合金，所述导电介质180厚度为2000埃至3000埃，将接触孔160完全填充形成半导体结构。所述导电介质180形成工艺可以为化学气相沉积工艺、物理气相沉积工艺或者电镀工艺。传统技术形成的接触孔通常侧壁是垂直于半导体衬底的，或者侧壁为使接触孔下小上大的倾斜状，因此在外力作用下，导电介质容易从接触孔内脱出。而本发明中形成的接触孔160侧壁，因为在第二介质层150b的位置具有凸起170，因此在填充导电介质后，该凸起170可以将导电介质固定在接触孔160内，使得在外力的作用下(例如垂直于半导体基底的向上的力)导电介质不容易从接触孔160内脱出。这样就使得半导体结构不容易发生断路。在其它实施例中，所述介质层150也可以为单层或者2层或者3层以上的叠层结构，例如可以在第一介质层和半导体衬底之间还包括其它的膜层，或者在第一介质层和第二介质层之间还包括其它的膜层，或者在第二介质层上层还包括其它的介质层。在其它的实施例中，除利用上述实施例中的方法外，也可以利用刻蚀或者其它本领域技术人员熟知的方法在接触孔160的侧壁上形成凸起170，用来阻碍接触孔160内的导电介质180从接触孔内脱出。在此不再一一举例说明。在另一实施例中，所述凸起可以位于距离金属层一定距离(所述一定距离为任意距离，只要所述凸起不覆盖在金属层上即可)的膜层的任意位置，例如可以位于接触孔侧壁的第三介质层位置。例如可以第三介质层150c的熔点低于第一介质层150a和第二介质层150b，在形成接触孔160后，对介质层150进行加热，加热至第三介质层150c的熔点，使得接触孔160的侧壁上对应第三介质层150c的位置向接触孔内形成凸起。该凸起可以将导电介质固定在接触孔160内，使得在外力的作用下(例如垂直于半导体基底的向上的力) 导电介质不容易从接触孔160内脱出。这样就使得半导体结构不容易发生断路。
在另一个实施例中，可以第三介质层150c和第二介质层150b的熔点低于第一介质层150a，在形成接触孔160后，对介质层150进行加热，加热至第三介质层150c和第二介质层150b的熔点，使得接触孔160的侧壁上对应第三介质层150c和第二介质层150b的位置向接触孔内形成凸起。该凸起可以将导电介质固定在接触孔160内，使得在外力的作用下(例如垂直于半导体基底的向上的力)导电介质不容易从接触孔160内脱出。这样就使得半导体结构不容易发生断路。在另一个实施例中，可以第三介质层150c和第一介质层150a的熔点低于第二介质层150b，在形成接触孔160后，对介质层150进行加热，加热至第三介质层150c和第一介质层150a的熔点，使得接触孔160的侧壁上对应第三介质层150c和第一介质层150a的位置向接触孔内形成凸起。该凸起可以将导电介质固定在接触孔160内，使得在外力的作用下(例如垂直于半导体基底的向上的力)导电介质不容易从接触孔160内脱出。这样就使得半导体结构不容易发生断路。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种半导体结构，包括半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层；在所述介质层中具有暴露所述金属层的接触孔， 所述接触孔内填充有导电介质；其特征在于，所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。
2.根据权利要求1所述的半导体结构，其特征在于，所述介质层至少包括第一介质层和第二介质层，所述第一介质层位于所述第二介质层和所述半导体基底之间。
3.根据权利要求2所述的半导体结构，其特征在于，所述凸起位于接触孔侧壁的所述第二介质层位置。
4.根据权利要求2所述的半导体结构，其特征在于，所述介质层还包括第三介质层，所述第一介质层、第二介质层和第三介质层依次层叠排列。
5.根据权利要求4所述的半导体结构，其特征在于，所述凸起位于接触孔侧壁的所述第二介质层位置或第三介质层位置。
6.根据权利要求5所述的半导体结构，其特征在于，所述第三介质层和第一介质层为同种材料。
7.根据权利要求1或6所述的半导体结构，其特征在于，所述第一介质层的材料为二氧化硅；所述第二介质层的材料为掺杂硼磷的二氧化硅、掺杂硼的二氧化硅、掺杂磷的二氧化硅或其任意组合。
8.根据权利要求1所述的半导体结构，其特征在于，所述导电介质的材料选自铝、银、 铬、钼、镍、钯、钼、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、钼、钛、钽或者铜的合金。
全文摘要
本发明公开了一种半导体结构，包括半导体基底，所述半导体基底表面具有金属层；在所述半导体基底上具有覆盖所述金属层的介质层，在所述介质层中具有暴露所述金属层的接触孔，所述接触孔内填充有导电介质；所述接触孔的侧壁上距离所述金属层一定距离处具有凸起。本发明减少了半导体结构发生断路的可能。
文档编号H01L21/768GK102299135SQ20101021796
公开日2011年12月28日 申请日期2010年6月23日 优先权日2010年6月23日
发明者许丹 申请人:上海宏力半导体制造有限公司