专利名称：存储器及其制造方法
技术领域：
本发明是有关于一种存储器及其制造方法，且特别是有关于一种具有两层金属氧 化物的存储器及其制造方法。
背景技术：
集成电路用于控制现代电子装置的各项功能，用于储存(写入)以及检索(读 取)数据的存储装置即可以集成电路轻易存取内部数据，目前半导体产业已经研发出许多 不同数据存取型态的存储装置，存储装置依其存取速度和数据保存特性(data retention characteristic) iH^T^^o存储装置主要分为两大类随机存取存储器RAM (Random AccessMemory)和只读 存储器ROM (Read Only Memory)。许多RAM和ROM的各种改良和研发已经使RAM和ROM的 性能表现更上层楼。随机存取存储器RAM和只读存储器ROM有其各自的优缺点。一般而言， RAM(即易失性存储器)具有较快的数据传输速度和有效率的写入架构(efficientwriting architectures)，但是需要连续供电才能保存数据。而ROM则是即使电源中断，存储器 储存的数据并不会消失，重新供电后就能够读取存储器数据，但是在存取速度、写入次 数和写入方式等方面较为受限。ROM主要包括闪存(Flash memory)、可擦除可编程只 读存储器(ErasableProgrammable Read Only Memory, EPR0M)、一 次编程只读存储器 (OneTime Programmable Read Only Memory, 0TPR0M)、电子式可擦除可编程只读存储器 (Electrically Erasable Programmable Read Only Memory，EEPR0M)和可编程只读存储器 (Programmable Read Only Memory，PROM)。RAM 主要包括静态随机存取存储器(static RAM, SRAM)和动态随机存取存储器(dynamic RAM, DRAM)。静态随机存取存储器(SRAM)具有非常快速的存取速度，且在持续供电的状况下 数据可以一直保存。然而，它的易失性(即电源中断，存储器储存的数据也跟着消失)、 大尺寸(增加应用产品的总体积)和必须提供备用电力等种种条件都限制了 SRAM的应 用。动态随机存取存储器(DRAM)具有较小尺寸，但是需要复杂的重新存储算法(refresh algorithm)，也需要持续供电以避免数据消失(易失性)。与易失性的RAM相比，非易失性 的闪存具有较慢的编程速度，且在某些状况下必需先擦除大量的存储器区块才能重新进行 编程。电阻式非易失性存储器(resistive random-access memory, RRAM)是近年来 许多相关业者致力研究的一种新型态非易失性存储器。根据不同介电材料的应用，从 钙钛矿(perovskites)到过渡金属氧化物(transition metaloxides)到硫属化合物 (chalcogenides)，目前已有不同形式的RRAM被揭露。RRAM拥有非常优异的元件特性，许多 文献相关数据和数据均指出=RRAM已经接近成为一个通用存储器(a universal memory)。 例如RRAM操作时间极为快速(转换时间可达10奈秒以下)，以及具有更简单和更小的存 储单元尺寸(如4-8F2金属-绝缘体-金属叠层)。与闪存相比，RRAM具有更低的操作电 压。与DRAM相比，RRAM可保存更久的数据(10年)。
存储装置中的存储单元排列(cell array)方式可区分为平面 (two-dimensional, 2D)存储单元排列和立体(three-dimensional，3D)存储单元排列，2D 存储装置是指存储装置中的该些存储单元在一 X-Y平面上排列，而3D存储装置是指多个存 储单元叠层形成一个具有立体存储单元的存储装置，于适当设计后可以应用于多层级操作 (multi-level operation)。图1是绘示一种应用于多阶段操作的3D存储装置。请参照图 1，传统的3D存储装置10包括三组垂直叠层的结构21、22和23，每一个叠层结构包括电极 11、插塞12以及金属氧化物层13，并依序以C0A/VIA1/VIA2流程制得，制造3D存储装置需 要较为繁复的步骤，不仅制造成本提高，且亦可能因步骤复杂而使得工艺产生诸多问题。
发明内容
本发明是有关于一种存储装置及其制造方法，存储装置具有至少两金属氧化 物层，以此存储装置的阻值等于两层金属氧化物层的电阻值的总和，且启始化电阻值与 最大化电阻值的差值也可以扩大，如此一来本发明的存储装置可以应用至多层级操作 (multi-level operation)或多位操作(multi-bits operation)。此夕卜,只需将传统存储 装置的制造方法增加一至两个步骤，可以达到降低成本以及简化工艺的效果。本发明提出一种存储装置，包括金属部、第一金属氧化物层以及第二金属氧化物 层，第一金属氧化物层设置于金属部上，第一金属氧化物层包括N个阻值层级，第二金属氧 化物层设置于第一金属氧化物层上，第二金属氧化物层包括M个阻值层级，存储装置具有X 个阻值层级，X小于M及N的总和，可以减少编程干扰。本发明提出一种存储装置的制造方法，包括下列步骤a)提供金属部；b)形成第 一金属层于金属部上，该第一金属氧化物层包括N个电阻层级；c)于该第一金属氧化物层 上形成一第二金属氧化物层，该第二金属氧化物层包括M个电阻层级，其中该存储装置包 括X个电阻层级，且X < M+N,用以降低编程干扰。根据本发明的再一方面，提出一种存储装置包括金属部、第一金属氧化物层以及 第二金属氧化物层。第一金属氧化物层位于金属部上，第一金属氧化物层的金属氧化物的 氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减，第二金属 氧化物层位于第一金属氧化物层上，第二金属氧化物层的金属氧化物的氧原子比例于顶面 最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减。为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式， 作详细说明如下
图1是绘示一种应用于多阶段操作的3D存储装置。图2绘示依照第一实施例的存储装置的剖面图。图3A绘示依照电阻与施加于金属氧化物层的电压的关系图。图;3B绘示依照本较佳实施例的存储装置的电路图。图4A 图4F绘示依照本较佳实施例的存储装置的制造方法的流程图。图5绘示依照本较佳实施例的存储装置的电阻-电压特性关系图。主要元件符号说明
10 3D存储装置11 电极12 插塞13 金属氧化物层21、22、23 结构100存储单元、存储装置110底电极114贯孔115介电层118金属层120金属部130第一金属氧化物层140第二金属氧化物层142金属层234存储元件34 存储部150顶电极
具体实施例方式本实施例揭露一种存储装置及其制造方法，存储装置具有两层或两层以上的金属 氧化物层(如第一及第二金属氧化物层)叠层在一起，第一金属氧化物层以及第二金属氧 化物层具有渐变的电子特性，特征在于可以划分出多个电阻层级，本实施例的存储装置的 结构可应用于多层级操作或多位操作，且工艺简便成本低廉。本实施例的揭露的图标与文 字仅用于说明发明内容，并不会对本发明的欲保护范围造成限缩。本实施例的存储装置包括金属部、第一金属氧化物层以及第二金属氧化物层，第 一金属氧化物层形成于金属部上，且第一金属氧化物层包括N个电阻层级，第二金属氧化 物层形成于第一金属氧化物上，第二金属氧化物层包括M个电阻层级，其中存储装置具有X 个电阻层级，X <M+N，用以降低编程干扰。另外，形成底电极、顶电极、刻蚀、沉积氧化物、氧 化金属等基本技术，已为业界所熟知而不再于本说明书中详细说明。再者，本领域技术人员 当可于本发明的发明精神下对本说明书揭露的实施例及图示略做润饰，说明书与图示仅为 示例的用而不会造成限缩，为避免图面复杂，用以说明实施例与范例的图标只绘示出主要 特征。图2绘示依照第一实施例的存储装置的剖面图。请参照图2，存储单元100包括底 电极110、存储元件234以及顶电极150，存储元件234与底电极110接触穿过介电层115 并延伸至顶电极150，存储元件234包括金属部120以及存储部34，存储部34包括位于金 属部120上的第一金属氧化物层130以及位于第一金属氧化物层130上的第二金属氧化物 层140，顶电极150形成在存储元件234上，底电极110以及顶电极150分别耦接至其它元 件(未显示)，如通路装置或位线。第一金属氧化物元件与第二金属氧化物元件具有渐变的电子特性，特征在于可以划分出多个电阻层级，第一金属氧化物元件包括多个电阻层级，电阻层级数目为1 N，N至 少为2，第二金属氧化物元件包括多个电阻层级，其数目为1 M，M至少为2。第一金属氧化物层130以及第二金属氧化物层140独立地包括氧化钨(WOx)、氧化 镍(NiOx)、氧化铌(NbOx)、氧化铜(CuOx)、氧化钽(TaOx)、氧化铝(AlOx)、氧化钴(CoOx)、氧化 铁(FeOx)、氧化铪(HfOx)、氧化钛(TiOx)、氧化锶(SrOx)、氧化锆(ZrOx)、氧化钡(BaOx)、氧化 锗(GeOx)、氧化锡(SnOx)、氧化锰(MnOx)、氧化锑(TeOx)、氧化锑(SbOx)、氧化镨(PrOx)、氧化 钙(CaOx)、氧化钼(MoOx)、钨硅氧化物(WSixOy)、氧化硅(SiOx)、其类似物或其组合物。第一 金属氧化物层130与第二金属氧化物层140的组成可以相同或不同。金属氧化物层包括一种或多种金属氧化物，且各种化合物并非均勻分布，位于顶 面的金属氧化物的氧原子比例最高，当由顶面向下移动至底面时，金属氧化物的氧原子比 例亦随之递减。举例来说，第一金属氧化物层130包括氧化钨(WOx)，表示第一金属氧化物 层130可能包括三氧化钨(WO3)、五氧化二钨(W2O5)以及二氧化钨(WO2),且其比例与分布状 态也各不相同。图3A绘示依照电阻与施加于金属氧化物层的电压的关系图，图:3B绘示依照本较 佳实施例的存储装置的电路图，当金属氧化物层的氧化程度是随深度而变化时，其电阻值 也会随着电压及/或频宽而逐渐变化(请参照图3A)。氧化程度渐变的金属氧化物层的电 阻-电压特性包括启始电阻、由启始电阻转换到高电阻状态的启始电压、最大电阻值、随电 压变化的电阻的变化速率、以及其击穿电压。各个氧化程度渐变的金属氧化物层可以通过 改变材料、接触面积、氧化时间、操作方法等调整其电阻-电压特性，以符合产品设计上的 各种需求。当电压V施加于存储装置100，第一金属氧化物层130以及第二金属氧化物层140 的跨压分别为Vl与V2，如图:3B所示。对应于存储装置100的跨压，第一金属氧化物层130 以及第二金属氧化物层140的电阻值分别为Rl以及R2，存储装置100的总电阻值I TOm等于 第一金属氧化物层130以及第二金属氧化物层的电阻值的总和，并维持渐变的特性，因此， 存储装置的电阻值可以增加，且各电阻层级的区间亦可扩大。当本实施例的存储装置100 应用于多层级操作或多位操作时，这样的特性可以提高应用装置的信赖度。此外，本领域技 术人员当可明了，本实施例可以将更多层金属氧化物叠层于顶电极与底电极之间，以此进 一步提高电阻以及电阻区间。实际操作时，电压施加于顶电极150与底电极110后，会引发电流透过存储元件 234流经顶电极150与底电极110之间，并引发存储部34(即第一金属氧化物层130以及 第二金属氧化物层140)在电阻值上发生可编程的改变，电阻值代表储存于存储单元10内 的数据数值。在某些实施例中，存储单元100的存储部34可以储存两个或两个以上位的数 据。本实施例的存储装置可由很多方法制得，以下是举其中一种制法以兹说明。图 4A 图4F绘示依照本较佳实施例的存储装置的制造方法的流程图。首先，提供底电极110 以及介电层115，介电层115设置于底电极上，如图4A所示，刻蚀部分的介电层115以形成 贯孔114，贯孔114暴露出底电极110的表面，如图4B所示。接着，将金属层118填入贯孔114内，形成如图4C所示的结构。金属层118的形 成方式可以是将金属材料沉积在贯孔内，例如是采用化学气相沉积技术，较佳的是接着进行平坦化步骤如化学机械抛光。金属层118包括钨(W)、镍(Ni)、铌(Nb)、铜(Cu)、钽(Ta)、 铝(Al)、钴(Co)、铁 0 )、铪(Hf)、钛(Ti)、锶(Sr)、锆⑶、钡(Ba)、锗(Ge)、锡(Sn)、锰 (Mn)、锑(Te)、锑(Sb)、镨(Pr) ,1 (Ca)、· (Mo)、硅(Si)、其类似物或其组合物。之后，氧化一部份的金属层118，形成如图4D所示的结构。金属层118于此步骤 之后划分为两个部分，金属层118氧化的部分即为存储元件(图2的234)的第一金属氧化 层130，金属层118的其余部分则为存储元件(图2的234)的金属部130。再者，氧化工艺 可以由一个等离子体氧化步骤以及一个选择性的热氧化步骤来达成。用于形成第一金属氧 化物层130的等离子体氧化可制得氧化程度渐变的金属氧化物，其金属氧化物的比例与分 布会随着其与第一金属氧化物层130顶面的距离而变化，当金属层118包括钨时，第一金属 氧化物层包括氧化钨(WOx)，其各种钨氧化合物的比例会随着其与第一金属氧化物层130顶 面的距离而不同，X光光电子能谱仪(X-fciy Photoelectron Spectroscopy,XPS)可以侦测 不同深度的氧化钨组成。表1显示第一金属氧化物层不同深度的氧化物组成的测试结果。 三氧化钨(WO3)主要出现在第一金属氧化物层130的顶面及邻近区域，而较深的区域则是 由多种钨氧化合物(如W03、W205、W02)所组成。在第一金属氧化层的顶面，三氧化钨(WO3) 与五氧化二钨(W2O5)的比例分别占金属氧化物的20%以及80%，但第一金属氧化层的顶面 缺乏二氧化钨(WO2)以及钨。随着深度越深，氧原子比例高的化合物(e.g. WO3)的比例会逐 渐下降，而氧原子比例低的化合物(即102或1205)的比例则逐渐增加。在第一金属氧化 物层的中部包括三氧化钨(WO3)、五氧化二钨(W2O5)、二氧化钨(WO2)及钨(W)，其比例分别 为.20^^34%及18%。在第一金属氧化物的底面，二氧化钨(WO2)与钨的比例分别占 金属氧化物的74%以及沈％，第一金属氧化物的底面缺乏三氧化钨(WO3)以及五氧化二钨 (W2O5)。等离子体氧化法用于形成第一金属氧化物层130，产生单一递减的离子价(W+6，W+5， W+4及W°)，并减少深层的氧原子含量。如表一所示，第一金属氧化物层从其表面至120A深 仍具有大量的氧原子空缺。表一、第一金属氧化物层内不同深度之氧化物组成。
权利要求
1.一种存储装置，其特征在于，包括一金属部；一第一金属氧化物层位于该金属部上，该第一金属氧化物层包括N个电阻层级；一第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层包括M个电阻 层级，其中该存储装置具有X个电阻层级，X < M+N，用以降低编程干扰。
2.根据权利要求1所述的存储装置，其特征在于，该存储装置更包括一底电极形成于该金属部下；一顶电极形成于该第二金属氧化物层上；以及一介电层，形成于该底电极上并环绕该金属部以及该第一金属氧化物层。
3.根据权利要求1所述的存储装置，其特征在于，该第一金属氧化物层以及该第二金 属氧化物层是独立地包括氧化钨WOx、氧化镍NiOx、氧化铌NbOx、氧化铜CuOx、氧化钽TaOx、氧 化铝AlOx、氧化钴CoOx、氧化铁!^eOx、氧化铪HfOx、氧化钛TiOx、氧化锶SrOx、氧化锆^^、氧 化钡BaOx、氧化锗GeOx、氧化锡SnOx、氧化锰MnOx、氧化锑TeOx、氧化锑SbOx、氧化镨、氧 化钙CaOx、氧化钼MoOx、钨硅氧化物WSixOy、氧化硅SiOx、其类似物或其组合物。
4.根据权利要求1所述的存储装置，其特征在于，N至少为2，M至少为2。
5.一种制造存储装置的方法，其特征在于，包括提供一金属部；于该金属部上形成一第一金属氧化物层，该第一金属氧化物层包括N个电阻层级；以及于该第一金属氧化物层上形成一第二金属氧化物层，该第二金属氧化物层包括M个电 阻层级，其中该存储装置包括X个电阻层级，且X < M+N,用以降低编程干扰。
6.根据权利要求5所述的方法，其特征在于，该方法更包括形成一底电极；在该基板上形成一介电层；将该介电层刻蚀出一贯孔，其中一金属层填入该贯孔内而构成该金属部；以及于该第二金属氧化物层上形成一顶电极。
7.根据权利要求6所述的方法，其特征在于，形成该第一金属氧化物层的步骤包括氧化一部份的该金属层。
8.根据权利要求7所述的方法，其特征在于，氧化一部分的金属层的步骤是采用等离 子体氧化法。
9.根据权利要求8所述的方法，其特征在于，采用等离子体氧化法时通入气体02/N2的 比例大于3 1。
10.根据权利要求8所述的方法，其特征在于，采用等离子体氧化法时氧化时间介于 100秒至2000秒。
11.根据权利要求5所述的方法，其特征在于，该金属部包括钨W、镍Ni、铌Nb、铜Cu、 钽Ta、铝Al、钴Co、铁Fe、铪Hf、钛Ti、银Sr、锆Zr、钡Ba、锗Ge、锡Sn、锰Mn、锑Te、锑Sb、 镨ft·、钙Ca、钼Mo、硅Si、其类似物或其组合物。
12.根据权利要求5所述的方法，其特征在于，该第一金属氧化物层的面积介于 4X10_W 至 1 μ m2 之间。
13.根据权利要求5所述的方法，其特征在于，形成该第二金属氧化物层的步骤包括将一金属层形成在该第一金属氧化物层以及该介电层上；以及将该金属层氧化以形成一第二金属氧化物层。
14.根据权利要求13所述的方法，其特征在于，将该金属层氧化的步骤是采用等离子 体氧化法。
15.根据权利要求14所述的方法，其特征在于，通入气体02/N2的比例大于3 1。
16.根据权利要求14所述的方法，其特征在于，该氧化时间介于100秒至2000秒。
17.根据权利要求13所述的方法，其特征在于，该金属部包括钨W、镍Ni、铌Nb、铜Cu、 钽Ta、铝Al、钴Co、铁Fe、铪Hf、钛Ti、锶Sr、锆Zr、钡Ba、锗Ge、锡Sn、锰Mn、锑Te、锑Sb、 镨ft·、钙Ca、钼Mo、硅Si、其类似物或其组合物。
18.根据权利要求13所述的方法，其特征在于，该第一金属氧化物层的面积介于 4X10_W 至 1 μ m2 之间。
19.一种存储装置，其特征在于，包括一金属部；一第一金属氧化物层位于该金属部上，该第一金属氧化物层的该金属氧化物的氧原子 比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减；以及一第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层的该金属氧化 物的氧原子比例于顶面最高，当由顶面向下移动至底面时，其氧原子比例亦随之递减。
20.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的顶面的金 属氧化物为WO3以及W2O5，其比例分别为20%及80%。
21.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的中部的金 属氧化物为WO3、W2O5、WO2及W，其比例分别为沘％、20%、34%及18%。
22.根据权利要求19所述的存储装置，其特征在于，该第一金属氧化物层的底面的金 属氧化物为WO2及W，其比例分别为74%及沈％。
全文摘要
本发明公开了存储器及其制造方法。存储装置包括金属部、第一金属氧化物层以及第二金属氧化物层，第一金属氧化物层位于该金属部上，该第一金属氧化物层包括N个电阻层级，第二金属氧化物层位于该第一金属氧化物层上，该第二金属氧化物层包括M个电阻层级，其中该存储装置具有X个电阻层级，X＜M+N，用以降低编程干扰。
文档编号H01L27/24GK102044631SQ20101025317
公开日2011年5月4日 申请日期2010年8月12日 优先权日2009年10月19日
发明者张国彬, 赖二琨 申请人:旺宏电子股份有限公司