专利名称：半导体器件及其形成方法
技术领域：
本发明涉及半导体技术领域，具体来说，涉及一种半导体器件及其形成方法。
背景技术：
随着CMOS电路线宽的不断缩小，晶体管的一个关键指标栅介质层厚度也要不断缩小。以^itel的制程技术发展为例，90nm技术代实际应用的栅介质层厚度最低达到了 1. 2nm，45nm时代更是需要低至Inm以下的栅介质层厚度。不过栅介质层厚度是不能无限缩小的，因为薄到2nm以下的氧化硅(SiO2)层不再是理想的绝缘体，器件工作时，易出现明显的栅漏电流(gate leakage)，而且此栅漏电流将随栅介质层厚度的减小而呈指数级上升， 选用厚度为Inm以下的S^2作为栅介质层时，此栅漏电流通常就会大到无法接受的程度。因此，在4511111，3211111或观11111技术代，业界启用具有高介电常数(见811-10的介电材料替代SiA作为栅介质层。如图1所示，半导体器件包括形成于基底10上的栅介质层12、 形成于所述栅介质层12上的栅极14，以及，环绕所述栅介质层12和所述栅极14的侧墙16。 其中，栅极14多选用金属栅极；栅介质层12选用高介电材料，如二氧化铪(HfO2)或二氧化锆(ZrO2)，以HfO2为例，其介电常数为25，而SiO2的介电常数为4，相比于SiO2, HfO2的介电常数高了 5倍左右，所以，在承受同样电压同样电场强度的情况下，选用HfO2作为栅介质层的器件相比于选用SiO2作为栅介质层的器件，其栅介质层厚度可以高出大约5倍，利于减小栅漏电流。然而，实践发现，选用高介电常数材料作为栅介质层时，沟道内的载流子迁移率会降低，继而，减小处于工作状态的器件中沟道内的电流。
发明内容
为了解决上述问题，本发明提供了一种半导体器件及其形成方法，利于增强沟道内的载流子迁移率。本发明提供一种半导体器件，包括栅介质层，形成于半导体基底上；栅极，形成于所述栅介质层上；其中所述栅介质层包括含铪或/和含锆稀土氧化物，且所述栅介质层为立方晶系的单晶，所述栅介质层沿所述半导体基底的晶格方向外延生长。本发明提供的一种半导体器件的形成方法，包括如下步骤将半导体基底置于反应腔中；向所述反应腔中通入含铪或/和含锆反应物、以及稀土反应物，以在所述半导体基底上外延形成单晶的栅介质层，且所述栅介质层为立方晶系，其晶格生长方向与所述半导体基底的晶格方向一致；在所述栅介质层上形成栅极。与现有技术相比，采用本发明提供的技术方案具有如下优点通过采用含铪或/和含锆稀土氧化物作为栅介质层，利于调节所述栅介质层与半导体基底材料的晶格常数的匹配度，使减小所述栅介质层和所述半导体基底之间晶格常数差异成为可能，从而可通过外延工艺在半导体基底上形成单晶的栅介质层，利于改善所述栅介质层和所述半导体基底之间的界面质量，进而利于增强沟道内的载流子迁移率；
4
同时，外延的栅介质层与半导体基底之间的晶格常数差异可以在半导体基底中引入应力。其中，当栅介质层的晶格常数小于半导体基底的晶格常数时，沟道内产生压应力， 利于进一步增强PMOS晶体管沟道内的载流子迁移率；反之，当栅介质层的晶格常数大于半导体基底的晶格常数时，沟道内产生拉应力，利于进一步增强NMOS晶体管沟道内的载流子迁移率。而本发明之栅介质层可根据需要调整晶格常数，因而可灵活调整沟道内的应力。
图1所示为现有技术中半导体器件的结构示意图；图2所示为本发明之含铪稀土氧化物第一实施例的X射线衍射图；图3所示为本发明之含铪稀土氧化物第二实施例的X射线衍射图；图4所示为本发明之含铪稀土氧化物第三实施例的X射线衍射图；图5所示为本发明之半导体器件的第一实施例的结构示意图；图6所示为本发明之半导体器件的第二实施例的结构示意图。
具体实施例方式下文的公开提供了许多不同的实施例或例子以实现本发明提供的技术方案。虽然下文中对特定例子的部件和设置进行了描述，但是，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同实施例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施例和/或设置之间的关系。本发明提供了各种特定工艺和/或材料的例子，但是，本领域普通技术人员可以意识到的其他工艺和/或其他材料的替代应用，显然未脱离本发明要求保护的范围。需强调的是，本文件内所述的各种区域的边界包含由于工艺或制程的需要所作的必要的延展。本发明的发明人认为，现有技术中采用含铪或含锆氧化物(如HfO2或&02)作为栅介质层时，沟道区内载流子迁移率易降低的原因在于含铪或含锆氧化物的晶格常数与 Si的晶格常数差异较大，晶格常数= 5. 04 ;aZr02 = 5. 09 ；而aSi = 5. 43，差异率达7% 8%;如此大的晶格常数差异率致使所述栅介质层以多晶的形态产生。多晶的栅介质层与半导体基底间的界面粗糙，从而使载流子的传输受到散射，因此降低了载流子的迁移率。本发明提供了一种半导体器件的形成方法，具体包括首先，将半导体基底置于反应腔中。所述半导体基底意指已经历处理操作的衬底， 所述处理操作包括预清洗、形成阱区及完成浅沟槽隔离。所述衬底可以包括硅晶片或其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟。所述半导体基底的晶面指数为(100)、 (110)或(111)中的一种。所述反应腔意指外延形成栅介质层时采用的腔体。随后，向所述反应腔中通入含铪或/和含锆反应物、以及稀土反应物，以在所述半导体基底上沿半导体基底的晶格方向外延形成单晶栅介质层。在本发明半导体器件的形成方法的第一实施例中，向所述反应腔中通入含铪反应物和稀土反应物(如Nd基反应物)。其中，形成所述栅介质层的步骤包括首先，确定稀土元素与铪元素之间的第一摩 $ t匕。
如图2所示，分别以摩尔百分比为20mol %，50mol %和80mol %的Nd2O3 (相应地， Nd与Hf之间的第一摩尔比分别为1 4、1 1和4 1)，与HfO2合成含铪稀土氧化物 HfNdy0x。参考 X 射线衍射图(X-ray diffraction spectra)，以 50mol % 的 Nd2O3 合成的含铪稀土氧化物HfNdyOx，在不同的外部条件下(如温度，压力等)可形成两种不同的晶体SSl 和SS2，这两种晶体通过布拉格方程换算得出的晶格常数分别为 S1 = 5. 434( > aSi) ；aSS2 = 5.31(<iiSi)。可见晶体SS 1与Si的晶格常数(aSi = 5.43)差异率几乎为0，且晶体 SSl属立方晶系。而以20mol%的Nd2O3合成高介电材料HfNdyOx，Eissi = 5. 32 ( < aSi)，可见， 含铪稀土氧化物HfNdyOx的晶格常数随Nd2O3摩尔百分比的不同而变化，并且可调整至接近于半导体基底的晶格常数，从而利于外延生长于半导体基底上，来形成栅介质层。随后，根据所述第一摩尔比确定所述含铪反应物与所述稀土反应物的第二摩尔比。作为示例，如果确定所述栅介质层中Nd与Hf的摩尔比为1 4，则对于选定的所述含铪反应物与所述稀土反应物可能为2 1;那么，以摩尔比为2 1的比例通入所述含铪反应物和所述稀土反应物，即可在半导体基底上外延形成所需的单晶Hf4NdOx，作为栅介质层。在本发明半导体器件的形成方法的第二实施例中，向所述反应腔中通入含铪反应物和Gd基反应物。与前述实施例中相似，如图3所示，分别以摩尔百分比为20mOl%， 50mol%和80mol%的Gd2O3(相应地，Gd与Hf之间的第一摩尔比分别为1 4、1 1和 4 1)，与HfO2合成含铪稀土氧化物HfGdy0x。参考X射线衍射图，结合布拉格方程计算，可知，以20mol %的Gd2O3合成的含铪稀土氧化物Hf4GdOx,其晶格常数为 Qm。1%ed2。3 = 5. 18(<aSi)；而以50mOl%的Gd2O3合成的含铪稀土氧化物HfGdOx,其晶格常数为a
50mol % Gd203
=5. 365( < aSi)。可见，若以含铪稀土氧化物HfGdyOx作为栅介质层材料，Si为半导体基底材料，则随着稀土元素摩尔百分比的增加，栅介质层的晶格常数与半导体基底的晶格常数匹配度增加。在本发明半导体器件的形成方法的第三实施例中，向所述反应腔中通入含铪反应物和％基反应物以形成含铪稀土氧化物作为外延的所述栅介质层。与前述实施例中相似， 如图4所示，分别以摩尔百分比为20mol %，50mol %和80mol %的Yb2O3 (相应地，％与Hf之间的第一摩尔比分别为1 4、1 1和4 1)，与HfO2合成的含铪稀土氧化物HfYbyOx。获得的三种X射线衍射图非常接近，也就是说，这三种晶体的晶格差异较小。其中，以20mol% 的Yb2O3合成的含铪稀土氧化物HfJbOx,晶格常数为￡i2Qm。1%Yb2Q3 = 5. 12 ( < aSi)；以50mol % 的Yb2O3合成的含铪稀土氧化物HfYbOx,晶格常数为a5Qm。1%Yb2Q3 = 5. 17 ( < aSi)；以80mol % 的Yb2O3合成的含铪稀土氧化物HfYb4Ox，晶格常数为a8Qm。1%Yb2Q3 = 5. 19 ( < aSi)。可见，％203 的摩尔百分比的变化，对含铪稀土氧化物HfYbyOx的晶格常数的影响不及HfNdyOx和HgGdyOx 明显。以上实施例中，含铪稀土氧化物的晶格常数具体如表1所示表
权利要求
1.一种半导体器件，包括 栅介质层，形成于半导体基底上； 栅极，形成于所述栅介质层上；其特征在于，所述栅介质层包括含铪或/和含锆稀土氧化物，且所述栅介质层为立方晶系的单晶，所述栅介质层沿所述半导体基底的晶格方向外延生长。
2.如权利要求1所述的半导体器件，其特征在于，所述稀土氧化物中稀土元素为钆， 镝，钕，镱，钇，铈中的一种或其组合。
3.如权利要求1所述的半导体器件，其特征在于，在所述稀土氧化物中在稀土元素摩尔百分比确定时，随所述稀土元素原子量的增加，所述栅介质层的晶格常数与所述半导体基底的晶格常数的匹配度降低。
4.如权利要求1所述的半导体器件，其特征在于，在所述稀土氧化物中采用同一稀土元素时，随所述稀土元素摩尔百分比的增加，所述栅介质层的晶格常数与所述半导体基底的晶格常数的匹配度增加。
5.如权利要求1所述的半导体器件，其特征在于，所述稀土氧化物中稀土元素的摩尔百分比范围为20mol% 80mol%。
6.如权利要求1所述的半导体器件，其特征在于，所述半导体基底的晶面指数为 (100)、(110)或(111)中的一种。
7.如权利要求1所述的半导体器件，其特征在于，对于NMOS晶体管，所述半导体基底的晶格常数与所述栅介质层的晶格常数之间的差值小于零；对于PMOS晶体管，所述差值大于零。
8.一种半导体器件的形成方法，包括 将半导体基底置于反应腔中；向所述反应腔中通入含铪或/和含锆反应物、以及稀土反应物，以在所述半导体基底上外延形成单晶的栅介质层，且所述栅介质层为立方晶系，其晶格生长方向与所述半导体基底的晶格方向一致；在所述栅介质层上形成栅极。
9.如权利要求8所述的形成方法，其特征在于，在形成所述栅介质层之前，还包括，清洗所述半导体基底，以去除形成于所述半导体基底上的氧化层。
10.如权利要求8所述的形成方法，其特征在于，形成所述栅介质层的步骤包括 确定所述栅介质层中稀土元素与铪元素或/和锆元素之间的第一摩尔比；根据所述第一摩尔比确定所述含铪或/和含锆反应物与所述稀土反应物的第二摩尔比；以所述第二摩尔比通入所述含铪或/和含锆反应物和所述稀土反应物。
11.如权利要求8所述的形成方法，其特征在于，形成所述栅介质层的步骤包括 确定所述栅介质层中稀土元素的摩尔百分比；确定选取不同稀土元素时具有所述摩尔百分比的含铪或/和含锆稀土氧化物的晶格常数；确定所述半导体基底与所述晶格常数的晶格常数之间的差值； 对于NMOS晶体管，根据所述差值中的正值最小值对应的所述晶格常数选取所述含铪或/和含锆稀土氧化物；对于PMOS晶体管，根据所述差值中的负值最大值对应的所述晶格常数选取所述含铪或/和含锆稀土氧化物；确定所选取的所述含铪或/和含锆稀土氧化物中稀土元素与铪元素或/和锆元素之间的第一摩尔比，并以所述第一摩尔比确定所述含铪或/和含锆反应物与所述稀土反应物的第二摩尔比；以所述第二摩尔比通入所述含铪或/和含锆反应物和所述稀土反应物。
12.如权利要求8所述的形成方法，其特征在于，所述稀土反应物中稀土元素为钆，镝， 钕，镱，钇，铈中的一种或其组合。
13.如权利要求8所述的形成方法，其特征在于，所述栅介质层中稀土元素的摩尔百分比范围为 20mol%~ 80mol%o
14.如权利要求8所述的形成方法，其特征在于，所述半导体基底的晶面指数为(100)、 (110)或(111)中的一种。
全文摘要
一种半导体器件，包括栅介质层，形成于半导体基底上；栅极，形成于所述栅介质层上；其中所述栅介质层包括含铪稀土氧化物或/和含锆稀土氧化物，且所述栅介质层为立方晶系的单晶，所述栅介质层沿所述半导体基底的晶格方向外延生长。还提供一种半导体器件的形成方法，将半导体基底置于反应腔中；向所述反应腔中通入含铪或/和含锆反应物、以及稀土反应物，以在所述半导体基底上外延形成单晶的栅介质层，且所述栅介质层为立方晶系，其晶格生长方向与所述半导体基底的晶格方向一致；在所述栅介质层上形成栅极。本发明的半导体器件及其形成方法可提高沟道内的载流子迁移率。
文档编号H01L29/78GK102446969SQ201010512128
公开日2012年5月9日 申请日期2010年10月13日 优先权日2010年10月13日
发明者王文武, 赵超, 钟汇才 申请人:中国科学院微电子研究所