专利名称：集成电路结构的制作方法
技术领域：
本发明涉及一种集成电路，且特别涉及一种倒装芯片接合结构。
背景技术：
在半导体芯片/晶片的制造工艺中，集成电路装置(例如晶体管)形成于半导体 芯片/晶片中的半导体基材上。随后，内连线结构形成于集成电路装置上。金属及焊料凸 块形成于半导体芯片/晶片上，以使集成电路装置能形成通路。在半导体芯片的封装中，通常使用倒装芯片封装来接合半导体芯片。半导体芯片 中的金属凸块及封装基材中的连接垫是使用焊料来作接合。传统的共晶焊料凸块使用含有 铅及锡的材料来接合金属凸块。例如，常用的含铅共晶焊料含有约63%的锡及37%的铅， 此种成分使焊料能具有合适的熔点及低电阻。此外，此种共晶焊料具有良好的破裂抵抗能 力。铅为具有毒性的材料，因而无铅材料是较佳的选择。因此，已发展出以无铅焊料来 取代含铅焊料的方法。然而，现有的无铅焊料，例如SnAg、SnAgCu及其介金属化合物，皆过 脆而易碎，因而会遭遇破裂的问题。因此，由无铅焊料所形成的焊点(solder joint)通常 可靠度不足且无法通过例如热循环的可靠度测试。焊料破裂通常是由应力所导致。封装组件中，不同材料间热膨胀系数(CTE)的差 异是造成应力的主要原因之一。例如，硅基材通常具有约3ppm/°C的热膨胀系数，低介电常 数材料通常具有约20ppm/°C的热膨胀系数，而封装基材通常具有约17ppm/°C的热膨胀系 数。热膨胀系数的显著差异，导致在热交换时形成应力并施予至结构中。在金属凸块中使 用铜使得此问题更加恶化，既然铜是刚性材料，可施予高应力至邻接于铜凸块的焊料上，并 因此使焊料易于破裂。例如，回焊的工艺容许度(process window)(意指可承受重复进行 多少次回焊，不会有破裂产生)对于集成电路的量产可能过窄。并且，所得到的接合结构对 于抗电迁移能力不佳。
发明内容
为克服现有技术的缺陷，本发明提供一种集成电路结构，包括一第一工作件，包 括一铜凸块，位于此第一工作件的主要表面上，且在一平行于第一工作件的主要表面的第 一平面中具有一第一尺寸及一含镍阻挡层，位于此铜凸块上并与其邻接；一第二工作件， 接合至此第一工作件上且包括一连接垫，位于此第二工作件的主要表面上；一阻焊层，位 于此第二工作件的主要表面，且具有一第二尺寸的阻焊开口，暴露一部分的此连接垫，其中 此第二尺寸是以平行于此第二工作件的主要表面的一第二表面所测量，且其中此第一尺寸 对此第二尺寸的比例大于约1 ；以及一焊接区，电性连接此铜凸块及此连接垫，其中此连接 垫及此铜凸块之间的垂直距离大于约30 μ m。本发明也提供一种集成电路结构，包括一半导体芯片，包括一半导体基材；一 铜凸块，设置于此半导体基材的主要表面上，且具有一平行于此半导体基材的主要表面的第一水平尺寸；及一含镍阻挡层，位于此铜凸块上；一封装基材，包括一连接垫，位于此封 装基材的主要表面；及一阻焊层，位于此连接垫上并通过此阻焊层中的阻焊开口暴露此连 接垫的一中央部分，其中此阻焊开口具有一平行于此第一水平尺寸的第二水平尺寸，且其 中此第一水平尺寸对此第二水平尺寸的比例于大于约1 ；以及一焊料区，通过此阻焊开口 电性连接此含镍阻挡层及此连接垫，其中此含镍阻挡层及此连接垫相加的总厚度大于约 30 μ m0本发明能使应力降低至某种程度，例如至产生破裂的临界点以下。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施 例，并配合附图，作详细说明如下。
图IA及图IB显示含铜凸块的半导体芯片的剖面图；图2显示含有连接垫及设于其上的焊球的封装基材；图3显示将图IA/图IB所示的结构接合至图2所示的结构；图4显示依照本发明另一实施例的封装体；以及图5显示本发明实施例的实验结果。主要附图标记说明2 工作件10 基材
12 --内连线结构14 半导体装:
28 --金属垫30 保护层
32 --凸块下金属34 铜凸块
36 --镍阻挡层38 焊料层
40 --含金层100 --工作件
110 连接垫112 金属内连线
114 连接垫116 介电基材
122 金属垫123 阻焊开口
124 阻挡层1 阻焊层
130 焊料层131 焊接区
具体实施例方式本发明接下来将详加讨论各种的实施例的制造及讨论。然而，值得注意的是，本发 明所提供的这些实施例仅提供本发明的发明概念，且其可以宽广的形式应用于各种特定情 况下。在此所讨论的实施例仅用于举例说明，并非以各种形式限制本发明。依照本发明实施例，在此提供了一种新颖的集成电路结构，并将讨论此实施例的 各种变化。在本说明书中的各种图示及实施例中，相似符号代表相似元件。参见图1A，首先提供工作件2，其可为包含基材10的半导体芯片。在本说明书中， 工作件2也可称为芯片2，或可为封装基材、转接基材(interposersubstrate)或其类似物。 在一实施例中，基材10为半导体基材，例如硅基材，或者，其可包含其他半导体材料，例如 第III族、第IV族及/或第V族的元素。半导体装置14，例如晶体管，可形成基材10表面。内连线结构12，其包含金属线及通孔(未显示)形成于其中，可形成于基材10上并与半导 体装置14连接。金属线及通孔可由铜及铜合金形成，且可使用现有的镶嵌工艺形成。内连 线结构12可包含现有的层间介电层(ILDs)及金属间介电层(IMDs)。金属垫28形成于内连线结构12上。金属垫28可包含铝、铜、银、金、镍、钨、前述 的合金及/或前述的多层结构。金属垫观可与半导体装置14电性连接，例如，通过底下的 内连线结构12。保护层30可形成用以覆盖金属垫观的边缘部分。在一实施例中，保护层 30是由聚酰亚胺或其他现有介电材料形成，例如氧化硅、氮化硅或前述的多层结构。凸块下金属(under bump metallurgy, UBM) 32形成于金属垫28上并与其电性连 接。凸块下金属32可包含铜层及钛层(未显示)。铜凸块34形成于凸块下金属32上。在 一实施例中，铜凸块34由电镀形成。在形成凸块下金属的电镀工艺中，包含形成掩模于凸 块下金属层上；图案化掩模以形成开口 ；在开口中电镀铜凸块34;及移除掩模使凸块下金 属层具有未被覆盖的部分。铜凸块34可由实质上纯的铜形成，其超过约95%是铜原子，或 甚至超过99%。铜凸块34的厚度T可大于约30 μ m，或甚至大于约45 μ m。厚度T也可小 于约60 μ m。铜凸块34可具有水平尺寸(长度或宽度)Li，其可介于约80 μ m至约IlOym 之间。尺寸Ll可在平行于工作件2的顶面或底面的平面中测量得到。本领域普通技术人 员可知的是，在本说明书中所述的尺寸仅用于举例，且可在不同的制造技术中随之变化。阻挡层36形成于铜凸块34上，例如，由电镀形成。阻挡层36可由镍或镍合金形 成，因而在此后也可称为(含)镍阻挡层36，虽然其也可由其他金属形成。焊料层38可形 成于镍阻挡层36上。焊料层38可相对较薄，例如其厚度可小于约35 μ m。此外，电镀形成 焊料层38时，所使用的掩模可使用与电镀铜凸块34及镍阻挡层36时所使用的掩模相同。 因此，可限制焊料层38的边缘及镍阻挡层36仅位于铜凸块34所占区域的垂直向上的区域 内。在一实施例中，镍阻挡层36的厚度大于约0. 1 μ m。焊料层38的厚度可小于约35 μ m， 或介于约1 μ m至约35 μ m之间。在另一实施例中，如图IB所示，没有形成焊料层38，但形成含金层40于铜凸块34 上。电镀铜凸块34、镍阻挡层36及/或含金层40所使用的掩模可使用与电镀铜凸块34时 所使用的掩模(未显示)相同。因此，形成的镍阻挡层36及/或含金层40为限制在铜凸 块；34所占区域垂直向上的区域内，但未形成在铜凸块34的侧壁上。在又一实施例中，是在 移除用以电镀铜凸块34的掩模后，电镀形成镍阻挡层36及/或含金层40。因此，镍阻挡层 36及/或含金层40也形成于铜凸块34的侧壁上。含金层40的厚度可小于约1 μ m。图2显示工作件100。在一实施例中，工作件100为封装基材(因而此后称为封 装基材100)，虽然其也可为半导体芯片、转接基材或其类似物。封装基材100包含连接垫 110，其通过金属内连线112与连接垫114电性连接。连接垫114及连接垫110位于封装基 材100的两侧。金属内连线112可形成于介电基材116中。连接垫110包含金属垫122，其可由铜(例如纯或实质上为纯的铜)、铝、银及/或 前述的合金形成。阻挡层1 可视需要由例如电镀或无电电镀方式形成于金属垫122上。 阻挡层1 可由镍或镍合金形成，或也可添加其他金属。阻焊层1 形成于金属垫122上， 且具有阻焊开口(solder resist opening, SRO) 123，通过此阻焊开口 123暴露出连接垫 110。在一实施例中，阻焊开口 123具有一尺寸L2，其可小于约100 μ m，例如可介于约60至 约100 μ m之间。
焊料层130设置于连接垫110上。在一实施例中，焊料层130是由无铅材料形成， 例如包含SnAg、SnAgCu等。或者，焊料层130也可由其他例如含铅及锡的共晶焊料形成。如图3所示，无论图IA或图IB所示的工作件2皆可通过倒装芯片接合与工作件 100接合。进行例如回焊或热压接合的高温工艺，以熔融焊料层130及焊料层38。因此，焊 料层130得以将工作件2及工作件100相互接合，并使铜凸块34及连接垫110电性连接。 通过熔融焊料层130及焊料层38所形成的回焊区域，在此后称为焊接区(solder joint region)0所得结构如图3所示，尺寸Ll对尺寸L2的比例(L1/L2)为约大于1。此比例也可 大于约1. 15。铜凸块；34及连接垫110之间的距离D可大于约30 μ m或甚至大于约40 μ m。 在某些实施例中，铜凸块34的表面为非平坦的，距离D为非在铜凸块34的中央处测量，而 是在铜凸块34的角隅(corner)处测量(如虚线及箭头所示)。因此，距离D可与焊接区 131及镍阻挡层36 (或更加上含金层40，如其存在)的总厚度相等。距离D及比例L1/L2 的重要性将于以下段落中讨论。图4显示本发明的另一实施例，其中铜凸块34及镍阻挡层36 (或含金层40，未显 示于图4中，请参见图1B)形成于封装基材100的一侧上，且在封装基材100与半导体芯片 2相接合之前，焊料层130(请参见图2、为预先设置在半导体芯片2的一侧上。图5显示本发明的一些实验数据，其显示距离D及比例Ll/L2(参见图3)的重要 性。由这些实验数据可发现到不可预期的结果。X轴为比例L1/L2。Y轴为距离D。测量每 个样品晶片在焊接区131(参见图幻破裂的最大长度。可发现的是，破裂的最大长度为比 例L1/L2与距离D的函数，且意外的是，当比例L1/L2与距离D增大至某种程度后，可实质 上消除焊接区131中的破裂。可观察到，当比例L1/L2增加及/或距离D增加时，在焊接区 的破裂长度可变得较小。实验显示当比例L1/L2大于约1. 15且距离D大于约40μπι时，在 晶片中的破裂最大长度将降低至可接受的程度，例如小于约15 μ m，且有时甚至不会破裂。 另一方面，当比例L1/L2小于约1. 15及/或距离D小于约40 μ m时，破裂最大长度即显著 增长，有时甚至达约83 μ m或更长。可能的解释为，铜凸块34的角隅造成高应力，且连接垫 110(在连接垫110及焊接区131之间的区段)角隅的应力也很高。通过将高应力区遥远地 隔离，将实质上消除倍增效应(multiplication effect)，因而使应力降低至某种程度，例 如至产生破裂的临界点以下。比例L1/L2的增加更可使应力分散。虽然本发明已以多个较佳实施例公开如上，然其并非用以限定本发明，任何本领 域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明 的保护范围当视所附的权利要求所界定的范围为准。此外，熟知本领域的技术人员将可依 照本发明所公开的现有或未来所发展的特定程序、机器、制造、物质的组合、功能、方法或步 骤达成相同的功能或相同的结果。因此本发明的保护范围包含这些程序、机器、制造、物质 的组合、功能、方法或步骤。
权利要求
1.一种集成电路结构，包括 一第一工作件，包括一铜凸块，位于该第一工作件的主要表面上，且在一平行于第一工作件的主要表面的 第一平面中具有一第一尺寸及一含镍阻挡层，位于该铜凸块上并与其邻接； 一第二工作件，接合至该第一工作件上且包括一连接垫，位于该第二工作件的主要表面上；一阻焊层，位于该第二工作件的主要表 面，且具有一第二尺寸的阻焊开口，暴露一部分的该连接垫，其中该第二尺寸是以平行于该 第二工作件的主要表面的一第二表面所测量，且其中该第一尺寸对该第二尺寸的比例大于 约1;以及一焊接区，电性连接该铜凸块及该连接垫，其中该连接垫及该铜凸块之间的垂直距离 大于约30 μ m。
2.根据权利要求1所述的集成电路结构，其中该第一工作件为一含集成电路结构的半 导体芯片，该第二工作件为一封装基材。
3.根据权利要求1所述的集成电路结构，其中该第一工作件为一封装基材，该第二工 作件为一含集成电路结构的半导体芯片。
4.根据权利要求1所述的集成电路结构，其中该第一尺寸对该第二尺寸的比例更大于 约 1. 15。
5.根据权利要求1所述的集成电路结构，其中该连接垫及该铜凸块之间的垂直距离更 大于约40 μ m。
6.根据权利要求1所述的集成电路结构，更包含一含金层，位于该焊接区及该含镍阻 挡层之间。
7.一种集成电路结构，包括 一半导体芯片，包括 一半导体基材；一铜凸块，设置于该半导体基材的主要表面上，且具有一平行于该半导体基材的主要 表面的第一水平尺寸；及一含镍阻挡层，位于该铜凸块上； 一封装基材，包括一连接垫，位于该封装基材的主要表面；及一阻焊层，位于该连接垫上并通过该阻焊层中的阻焊开口暴露该连接垫的一中央部 分，其中该阻焊开口具有一平行于该第一水平尺寸的第二水平尺寸，且其中该第一水平尺 寸对该第二水平尺寸的比例于大于约1 ；以及一焊料区，通过该阻焊开口电性连接该含镍阻挡层及该连接垫，其中该含镍阻挡层及 该连接垫相加的总厚度大于约30 μ m。
8.根据权利要求7所述的集成电路结构，其中该第一水平尺寸及该第二水平尺寸的比 例更大于约1. 15。
9.根据权利要求7所述的集成电路结构，其中该含镍阻挡层及该连接垫相加的总厚度 大于约40 μ m。2
10.根据权利要求7所述的集成电路结构，更包含一含金层，介于该焊料区及含镍阻挡 层之间。
全文摘要
本发明提供一种集成电路结构，其包括一第一工作件及一第二工作件。此第一工作件包含一铜凸块位于此第一工作件的主要表面上且具有一第一尺寸；及一含镍阻挡层，位于此铜凸块上并与其邻接。第二工作件与第一工作件接合，且此第二工作件包含一连接垫及一阻焊层位于此第二工作件的主要表面上，且此阻焊层具有一第二尺寸的阻焊开口以暴露一部分的此连接垫。第一尺寸对第二尺寸之比例大于约1。此外，一焊接区电性连接此铜凸块及此连接垫，且此连接垫及此铜凸块之间的垂直距离大于约30μm。本发明能使应力降低至某种程度，例如至产生破裂的临界点以下。
文档编号H01L23/00GK102064136SQ20101053041
公开日2011年5月18日 申请日期2010年10月28日 优先权日2009年10月29日
发明者庄曜群, 萧景文, 郭正铮, 陈承先, 黄儒瑛 申请人:台湾积体电路制造股份有限公司